位元线的形成方法技术

一种位元线的形成方法，包括下列步骤：　　　　提供一半导体基底，该半导体基底上形成有一晶体管，该晶体管具有一闸极及一源汲极区；　　　　于该半导体基底上形成一第一介电层，该第一介电层具有接触窗，该接触窗露出该源汲极区的表面；　　　　于该接触窗内形成一导电层，该导电层填满该接触窗；　　　　对该第一介电层进行回蚀刻步骤，以使该第一介电层的顶部表面低于该导电层顶部表面一既定距离；　　　　对露出表面的该导电层进行氧化步骤，以在该导电层形成一氧化层；　　　　　移除该氧化层，形成一顶部宽度缩小的导电层；　　　　于该导电层与该第一介电层上形成一第二介电层，蚀刻该第二介电层至露出该导电层，以形成复数个位元线沟槽；及　　　　于该位元线沟槽内形成一位元线。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种，特别是有关于一种借由减小位元线接触的顶部宽度以降低短路机率的。
技术介绍
近年来，在半导体电路的设计上，电容器的地位日趋重要，且已经成为一无可替换的电路组件。例如目前广泛使用电容器的动态随机存取内存(DRAMdynamic random access memory)、震荡器(oscillator)、时间延迟电路(time delay circuitry)、模拟/数字或数字/模拟转换器(AD/DA converter)及许多其它应用电路。因此，一种堆栈式电容(STCstacked capacitor cell)或沟槽式电容(trenched capacitor cell)在紧密的存储装置中被发展出来，其利用硅晶圆中存取装置的上方空间或基底下方来形成电容电极板，此种结构的优点在于具有低的软错记率(SERsoft error rate)，且可结合具高介电常数(high dielectricconstant)的绝缘层；同时，存储单元与位元线间需以接触窗来连接。如图1a至图1c、图2及图3所示，图1a是显示习知的形成有晶体管的半导体基底的示意图，图1b至图1c是显示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种位元线的形成方法，包括下列步骤提供一半导体基底，该半导体基底上形成有一晶体管，该晶体管具有一闸极及一源汲极区；于该半导体基底上形成一第一介电层，该第一介电层具有接触窗，该接触窗露出该源汲极区的表面；于该接触窗内形成一导电层，该导电层填满该接触窗；对该第一介电层进行回蚀刻步骤，以使该第一介电层的顶部表面低于该导电层顶部表面一既定距离；对露出表面的该导电层进行氧化步骤，以在该导电层形成一氧化层；移除该氧化层，形成一顶部宽度缩小的导电层；于该导电层与该第一介电层上形成一第二介电层，蚀刻该第二介电层至露出该导电层，以形成复数个位元线沟槽；及于该位元线沟槽内形成一位元线。2.根据权利要求1所述的位元线的形成方法，其中该第一介电层为氧化层。3.根据权利要求1所述的位元线的形成方法，其中该导电层为多晶硅层或磊晶硅层。4.根据权利要求1所述的位元线的形成方法，其中该氧化步骤为热氧化法。5.根据权利要求1所述的位元线的形成方法，其中该氧化层为氧化硅层。6.根据权利要求1所述的位元线的形成方法，其中该第二介电层为氧化层。7.根据权利要求1所述的位元线的形成方法，其中该位元线为钨金属层。8.一种位元线的形成方法，包括下列步骤提供一半导体基底，该半导体基底上形成有一晶体管，该晶体管具有一闸极及一源汲极区；于该半导体基底上依序形成一第一介电层及一第一图案化罩幕层，该第一图案化罩幕层具有一第一开口，该第一开口露出该第一介电层的部分表面；以该第一图案化罩幕层为蚀刻罩幕，非等向性蚀刻该第一介电层至露出该源汲极区的表面以形成一接触窗；去除该第一...

【专利技术属性】
技术研发人员：吴国坚，陈逸男，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：