【技术实现步骤摘要】
本专利技术是有关于一种动态随机存取存储器(DRAM)的结构及其制作方法，特别有关于一种动态随机存取存储器的周边电路结构及其制作方法。
技术介绍
随着半导体组件愈做愈小的趋势，半导体源极和汲极之间的通道长度将随之缩短，当MOS的通道长度缩短之后，除了会造成起始电压(threshold voltage，Vt)的下降与闸极电压(gate voltage，Vg)对MOS晶体管的控制发生问题，尚有热电子效应(Hot E1ectron Effects)的现象而影响MOS晶体管的操作。为了使源极和汲极之间的距离相距较远，以避免因通道过窄而造成短通道效应(short channel effect)，习知技术发展出SOS(Support Oxide Spacer)制程，以制作出闸极两侧的间隙壁，使周边电路在离子布值之后所形成的源/汲极相距较远，避免短通道效应的发生。以下利用图1A至图1C，说明习知动态随机存取存储器的制作方法。首先，如1A图所示，提供一基底10，包含一数组区12与一周边电路区14，沉积一导电层并以传统的微影成像与蚀刻技术形成复数个闸极结构16于基底10上，且在一...
【技术保护点】
1.一种动态随机存取存储器(DRAM)的制法，包括下列步骤：
提供一基底，包含一数组(array)区与一周边电路(periphery)区；
形成复数个闸极结构于该数组区与该周边电路区中；
顺应性形成一阻障层于该基底与该闸极结构上；
形成一介电层于该阻障层上；
将该介电层进行回蚀使于数组区中形成一残留的介电层以及周边电
路区中的该闸极结构的二侧形成一间隙壁；
施行一离子布植以于该周边电路区中形成一源/汲极；
形成一罩幕层以覆盖住该周边电路区；以及
以该罩幕层为蚀刻罩幕去除该数组区中该残留的介电层。
【技术特征摘要】
1.一种动态随机存取存储器(DRAM)的制法，包括下列步骤提供一基底，包含一数组(array)区与一周边电路(periphery)区；形成复数个闸极结构于该数组区与该周边电路区中；顺应性形成一阻障层于该基底与该闸极结构上；形成一介电层于该阻障层上；将该介电层进行回蚀使于数组区中形成一残留的介电层以及周边电路区中的该闸极结构的二侧形成一间隙壁；施行一离子布植以于该周边电路区中形成一源/汲极；形成一罩幕层以覆盖住该周边电路区；以及以该罩幕层为蚀刻罩幕去除该数组区中该残留的介电层。2.根据权利要求1所述的动态随机存取存储器的制法，其中该基底是为一硅基底。3.根据权利要求1所述的动态随机存取存储器的制法，其中该闸极结构的间距在该数组区较紧密，而在该周边电路区较疏散。4.根据权利要求1所述的动态随机存取存储器的制法，其中该闸极结构包括多晶硅、硅化钨及氮化硅的堆栈结构。5.根据权利要求1所述的动态随机存取存储器的制法，其中该阻障层是为一氮化硅或氮氧化硅层。6.根据权利要求1所述的动态随机存取存储器的制法，其中该介电层是为一四乙氧基硅烷氧化层。7.根据权利要求1所述的动态随机存取存储器的制法，其中是以干蚀刻方式进行回蚀。8.根据权利要求1所述的动态随机存取存储器的制法，其中该离子布植包括形成N型与P型...
【专利技术属性】
技术研发人员：王建中，吴国坚，陈逸男，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。