半导体装置制造方法及图纸

本发明专利技术的半导体装置，在形成于半导体基板上的第１配线层中，相邻的配线按照第１配线、第１屏蔽配线的顺序排列，而且在半导体配线基板上形成的第２配线层中，相邻的配线分别按照第２屏蔽配线、第２配线的顺序排列，以与第１配线层的第１配线、第１屏蔽配线分别对应，从而能够使相邻配线的配线间电容降低，而且也能够降低相邻配线之间的噪声，能够不降低信号的动作速度，而且又减少电力消耗。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置的配线结构。
技术介绍
最近，随着半导体装置向细微化的发展，配线间电容正成为电路设计上的课题。特别是相邻配线电容产生使各信号线的驱动时间延迟的问题。下面用图28简单说明已有的配线结构例。图28是只采用一层配线层构成配线的例子，并且紧密配置配线层。这样，通常与晶体管等元件的源极或者漏极接触连接的配线层采用最底层的配线层，并且往往以能够使其与触点的间距配合的最小配线构成。然而，上述的已有半导体装置，存在相邻配线的配线电容增大，相邻配线之间噪声增多以及使信号的动作速度降低的问题。又，配线之间电容增大也会产生功耗加大的问题。又，该配线构造用于存储器的位线时，也会产生难以将存储所必要的电位在位线上读出的问题。又，相反，在强电介质存储器等需要适当的配线电容的存储器中，存在着降低相邻配线之间的噪声与设定适当的配线电容两要求相互矛盾的问题。因此，本专利技术的目的在于，提供一种半导体装置，该装置可以减少相邻配线的配线间电容，同时也可以降低相邻配线之间的噪声且不降低信号的动作速度，此外，还可以减少功耗。
技术实现思路
本专利技术的半导体装置，采用具有以下配线结构的构成。为了降低配线层间噪声，采用在多个配线层中形成配线且扩大各个配线层之间的距离的结构。首先，减少同层间的配线层之间的电容，并且形成从上面看时，使第1配线层与第2配线层的配线形成位置配置于不同位置上，因而能减少第1配线层与第2配线层的不同层间的配线层间电容的结构。又，采用一种配线结构，即在第1配线层依次构成第1配线、第1屏蔽配线以及第2配线，在第2配线层依次构成第3配线、第2屏蔽配线以及第4配线。又，将该第1屏蔽配线以及第2屏蔽配线作为接地电压线或者电源电压线。又采用交互配置上述接地电压线及电源电压线的结构以及将第1配线层作为接地电压线，第2配线层作为电源电压线的结构。又，采用一种配线结构，即由两个配线层区域构成，通过将各配线层区域的配线相互连接，取得电阻值和电容值等达到平衡的配线。又，采用使屏蔽配线的配线宽度比信号配线的宽度大的配线结构。又，采用这样一种配线结构，即最下层的配线层如已有技术那样由一层配线层构成，使其上层的配线结构以第1配线、第1屏蔽配线、第2配线的顺序构成，此外，在上层配线层采用第3配线、第2屏蔽配线、第4配线依序形成的结构。采用上述半导体装置的各构成，可以减少相邻配线的配线间电容，同时也可以降低相邻配线间的噪声，且无需降低信号的动作速度，另外，还可以减少电力消耗。附图说明图1是本专利技术的实施方式1的半导体装置的顶视图。图2是本专利技术的实施方式1的半导体装置的剖面图。图3是本专利技术的实施方式2的半导体装置的顶视图。图4是本专利技术的实施方式2的半导体装置的剖面图。图5是本专利技术的实施方式3的半导体装置的顶视图。图6是本专利技术的实施方式4的半导体装置的顶视图。图7是本专利技术的实施方式5的半导体装置的顶视图。图8是本专利技术的实施方式6的半导体装置的顶视图。图9是本专利技术的实施方式7的半导体装置的顶视图。图10是本专利技术的实施方式8的半导体装置的顶视图。图11是本专利技术的实施方式9的半导体装置的顶视图。图12是本专利技术的实施方式9的半导体装置的剖面图。图13是本专利技术的实施方式10的半导体装置的顶视图。图14是本专利技术的实施方式10的半导体装置的剖面图。图15是本专利技术的实施方式11的半导体装置的顶视图。图16是本专利技术的实施方式11的半导体装置的剖面图。图17是本专利技术的实施方式12的半导体装置的顶视图。图18是本专利技术的实施方式12的半导体装置的剖面图。图19是本专利技术的实施方式12的半导体装置的剖面图。图20是本专利技术的实施方式13的半导体装置的顶视图。图21是本专利技术的实施方式13的半导体装置的剖面图。图22是本专利技术的实施方式14的半导体装置的顶视图。图23是本专利技术的实施方式14的半导体装置的剖面图。图24是本专利技术的实施方式15的半导体装置的剖面图。图25是本专利技术的实施方式16的半导体装置的剖面图。图26是本专利技术的实施方式17的半导体装置的顶视图。图27是本专利技术的实施方式17的半导体装置的剖面图。图28是已有的半导体装置的剖面图。具体实施例方式以下参考附图对本专利技术实施方式的半导体装置进行具体说明。实施方式1下面用附图对本专利技术实施方式1进行说明。图1是实施方式1的顶视图，图2是图1的A1～A2的剖面图。首先，在第1配线层依次配置配线(例如信号线)M12、M14、M16、M18。接着，在位于第1配线层之上的第2配线层依次配置信号线M21、M23、M25、M27。这里，第1配线层、第2配线层的各信号线大致呈等间隔配置。此外，采用使信号线M21与M12、M23与M14、M25与M16、M27与M18分别与放大器相连接的构成。本实施例中，所采用的结构是，从上面看，信号线M12、M14、M16、M18与M21、M23、M25、M27配置于不同的位置，与从上面看配置于相同位置的情况相比，可降低信号线间的噪声。本实施方式1的效果是，采用双层配线层构成信号线，并且将屏蔽线配置于信号线之间的构造，以此减少相邻配线的配线间电容，也可以降低相邻配线间的噪声，而不降低信号的动作速度，此外还具有减少电耗的效果。特别是，从上面看，使第1配线层与第2配线层的信号线的配置位置配置于不同的位置上，因此效果显著。实施方式2下面用附图对本分明的实施方式2进行说明。图3是实施方式2的顶视图，图4是图3的A1-A2的剖面图。本实施例，相对于实施方式1采用将第1配线层、第2配线层的各信号线每两根相邻配置，而不采用使各配线层中的配线的间隔相等的配置。而且是一种将该相邻的配线信号与放大器连接的结构。本实施方式2的效果是，由于采用与实施方式1相同的两层配线层构成信号线，减少相邻配线的配线间电容，也可以降低相邻配线之间的噪声，而且能够不降低信号的动作速度，又能够减少电耗。特别是，从上面看来，第1配线层与第2配线层的信号线的配置位置，是配置于不同的位置上，因此其效果显著。此外，采用同层的配线构成连接于相同的放大器的配线，因此，受配线在制造上的波动等因素所产生的影响少。实施方式3下面用附图对本分明的实施方式3进行说明。图5是实施方式3的顶视图。本实施例的构成是，相对实施方式1，使电气连接的配线在途中相互交换所在的第1配线层与第2配线层的结构，从而具有第1配线层与第2配线层两个区域的结构，就这样，全部各配线采用相同的结构。采用这样的结构，可以减少配线制造上的波动等因素所产生的影响。又，从上表面看来，是一种将信号上电气连接的配线大致配置在一直线的结构。是一种在第1配线层的配线与第2配线层的配线的连接部没有与其他配线交叉的构成，且是一种简单配置。放大器的连接结构采用与实施方式1同样的结构。实施方式4下面利用附图对本分明的实施方式4进行说明。图6是实施方式4的顶视图。本实施例的构成是，利用相对于实施方式1，使电气连接的配线在途中相互交换所在的第1配线层与第2配线层的结构，从而具有第1配线层与第2配线层两个区域的结构，就这样，全部各配线采用相同的结构。采用这样的结构，可以减少配线制造上的波动等因素所产生的影响。又，从上表面看时，是一种没有将信号上电气连接的配线大致配置在一直线，而将在同一配线层中形成的配线大致配置在一条直线上的本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有在第１配线层中，第１配线、第２配线，第３配线、以及第４配线形成于第１方向，在所述第１配线层的上层的第２配线层中，第５配线、第６配线、第７配线、以及第８配线形成于所述第１方向，并且，从上面看，所述第５配 线、第６配线，第７配线、以及第８配线与所述第１配线、第２配线，第３配线、以及第４以大致没有重叠的结构形成的配线结构。

【技术特征摘要】
JP 2001-11-19 352487/2001;JP 2002-8-21 240131/20021.一种半导体装置，其特征在于，具有在第1配线层中，第1配线、第2配线，第3配线、以及第4配线形成于第1方向，在所述第1配线层的上层的第2配线层中，第5配线、第6配线、第7配线、以及第8配线形成于所述第1方向，并且，从上面看，所述第5配线、第6配线，第7配线、以及第8配线与所述第1配线、第2配线，第3配线、以及第4以大致没有重叠的结构形成的配线结构。2.根据权利要求1记载的半导体装置，其特征在于，所述第1配线层的第1配线、第2配线，第3配线、以及第4配线的配置间隔大致为等间隔。3.根据权利要求1记载的半导体装置，其特征在于，所述第1配线层的第1配线、第2配线，第3配线、以及第4配线中，第1配线与第2配线的配置间隔不同于第3配线与第4配线的配置间隔。4.根据权利要求1记载的半导体装置，其特征在于，在第1配线层中，第1配线、第2配线，第3配线、以及第4配线形成于第1方向，在所述第1配线层上层的第2配线层中，第5配线、第6配线、第7配线、以及第8配线形成于所述第1方向，在第2配线层中，在第1方向上形成的第9配线、第10配线，第11配线、第12配线分别与所述第1配线、第2配线，第3配线、第4配线连接，在所述第1配线层中，第1方向上形成的第13配线、第14配线，第15配线、第16配线分别与所述第5配线、第6配线、第7配线、第8配线连接。5.根据权利要求1记载的半导体装置，其特征在于，所述第1配线与所述第5配线、所述第2配线与所述第6配线、所述第3配线与所述第7配线、所述第4配线与所述第8配线上，分别连接第1、第2、第3、第4放大器。6.根据权利要求1记载的半导体装置，其特征在于，所述第1配线与所述第2配线、所述第3配线与所述第4配线...

【专利技术属性】
技术研发人员：平野博茂，山冈邦吏，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]