布线图形产生方法技术

本发明专利技术能够在布线掩模图形的产生中，抑制将由单一最小线宽数据产生的布线图形在半导体装置等中使用而引起的布线的可靠性降低或制造成品率下降。在产生连接根据逻辑电路数据来配置的功能元件彼此的布线的掩模上的设计布线图形时，产生基于最小线宽数据的布线图形，同时，产生基于最小线间隔数据的布线图形，并产生在这两者中间配置新的布线边界的布线图形，通过将其作为最终布线图形来使用，就能够使布线图形宽度适度变宽，提高布线的可靠性，抑制制造成品率的下降。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路等的。
技术介绍
现有的自动布线图形产生系统主要着眼于半导体装置等的高集成化。由此，根据逻辑电路数据等对每个功能块进行晶体管等的功能元件的配置，其后，用几个布线层(光掩模上的层)来进行它们的接线。进而，同样地，也用几个布线层来进行功能块间的接线。虽然在通常情况下，当稠密地配置晶体管等的功能元件时会使半导体装置或液晶装置的面积变得最小，但即使是这样作为布线层设计也有在布线间等作为面积有余量的情况。另外，在通常的自动布线图形产生系统中，各布线宽度对每个布线层准备1种线宽数据，并通过固定使用该准备的线宽的布线来产生图形。但是，在该方法中，由于没有考虑用于确保布线的长期使用时的电迁移(electromigration)等的可靠性的允许电流密度，因而就产生了在流过较多电流的部分自动布线为细的布线宽度引起的电迁移或发热等的弊端。因此，例如在特开平4-107953号公报中，公开了通过预先准备负载电流数据等来改变布线宽度的方法。但是，在现有技术中，尽管在流过较多电流的部分中使布线宽度变宽，对于允许电流密度在只流过较少电流的部分进行使用了用各布线层预先规定的最小尺寸的图形的产生。因此，在进行该布线图形产生的部分，与另外作为面积有余量无关地使用着最小线宽。在最小线宽中为了使图形宽度较小，就对掩模做成精度提出要求，从而提高了掩模做成成本，由此就导致了半导体装置等的成本的上升。此外，在最小尺寸中，容易产生在光刻法工序中的由加工余量度的减少而引发的断线以及布线宽度变细，并成为降低半导体装置等的成品率和品质的主要因素。
技术实现思路
本专利技术的目的是提供一种如下的分别产生最小线宽的图形和用最小线间隔规定的图形，通过对各自中间尺寸产生在实际中使用的图形，来减少不必要地使用最小线宽，并以高成品率来制造半导体装置等的布线。为了达成上述目的，第1专利技术的是根据像电路图这样的电路数据，产生与连接像晶体管、电阻、电容这样的多个元件间的布线对应的掩模设计的布线图形，具备产生第一布线图形的步骤，该第一布线图形与按照最小线宽的数据的线宽和从最小线宽决定的布线间隔的布线相对应；产生第二布线图形的步骤，该第二布线图形与按照最小线间隔的数据的线间隔和从最小线间隔决定的线宽的布线相对应；以及以第一和第二布线图形为基础产生第三布线图形并将第三布线图形作为掩模设计的布线图形的步骤，该第三布线图形与具有第一和第二布线图形的中间的线宽以及中间的线间隔的布线相对应。由于根据该结构，通过分别产生最小线宽的第一布线图形和用最小线间隔规定的第二布线图形，并产生具有各自中间的线宽和中间的线间隔的第三布线图形，就不用通过不必要的最小尺寸来形成，因而就能够使线宽变宽防止断线等，提高布线的可靠性，同时，还能使线间隔变宽防止短路等。其结果是，能够实现半导体装置等的制造成品率和品质的提高。此外，通过使线宽变宽就能够有效地使用布线用空间的面积，控制掩模做成成本，控制半导体装置等的成本。第2专利技术的是在产生第三布线图形时，调整边界线，以使第三布线图形的边界线搭在用于掩模做成的电子束描绘用的格栅上。附图说明图1是本专利技术实施例中的图形产生系统的结构图。图2是表示根据本专利技术的实施例用最小线宽产生的第一布线图形的图。图3是表示根据本专利技术的实施例用最小线间隔产生的第二布线图形的图。图4是表示通过本专利技术实施例产生的第三布线图形的图。图5是表示根据本专利技术的实施例边界线调整后的第三布线图形的图。图6是表示根据本专利技术实施例的边界线调整后的第三布线图形的图。具体实施例方式下面，参照附图来说明本专利技术的实施例。图1是本专利技术实施例中的由计算机和数据库等构成的布线图形产生装置1的系统结构图。在图1中，布线图形产生装置1包括第一图形产生单元10、第二图形产生单元11、以及第三图形产生单元12，在其外部或内部(其中图1表示外部的情况)，具有逻辑电路数据存储单元2、功能元件图形数据存储单元3、最小线宽数据存储单元4、最小线间隔数据存储单元5、第一布线图形数据存储单元6、第二布线图形数据存储单元7、以及第三布线图形数据存储单元8，在它们之间输入输出逻辑电路数据、功能元件图形数据、最小线宽数据、最小线间隔数据、第一布线图形数据、第二布线图形数据、以及第三布线图形数据。另外，在半导体电路的图形产生中，包含连接不同布线层间的接触件或晶体管等的功能元件的尺寸制约数据，但是在图1中为了说明的简便将其省略。一般地，为了在制造半导体装置等时实现功能元件的性能并实现高制造成品率和高品质，预先规定了用于产生图形的各种尺寸制约数据。其中，为了生成布线图形而预先规定了最小线宽数据和最小线间隔数据。另外，作为其他的还规定了与接触件图形的重叠等的尺寸数据。首先，在图1中将存储在逻辑电路数据存储单元2中的逻辑电路数据和存储在最小线宽数据存储单元4中的最小线宽数据输入到第一图形产生单元10中。该第一图形产生单元10根据逻辑电路数据和最小线宽数据，进行产生使用了晶体管等的功能元件图形和最小线宽的第一布线图形的处理，作为其结果的功能元件图形数据被存储到功能元件图形数据存储单元3中，第一布线图形数据被存储到第一布线图形数据存储单元6中。图2是表示第一布线图形22相应于使用了最小线宽15的第一布线图形数据的情况的图，但是通常的情况多是在精密地配置了功能元件图形之后，用布线图形来对它们进行接线。虽然在该情况下以最短距离连接功能元件的节点彼此，但是有功能元件的节点的间隔大于布线图形的最小线宽+最小线间隔的情况，通过在此配置最小线宽的布线图形，就自动决定了布线间隔大于最小线间隔。接着，在图1中，将用第一图形产生单元10做成的、存储在功能元件图形数据存储单元3中的功能元件图形数据和存储在最小线间隔数据存储单元5中的最小线间隔数据输入到第二图形产生单元11中，通过第二图形产生单元11进行产生使用了最小线间隔的第二布线图形的处理，作为其结果的第二布线图形数据被存储到第二布线图形数据存储单元7中。图3第二布线图形23相应于使用了最小线间隔16的第二布线图形数据，但是，在连接的功能元件的节点间隔大于布线图形的最小线宽+最小线间隔的情况下，就通过在此配置最小线间隔的布线图形来自动地决定布线线宽大于最小线宽。另外，第二图形产生单元11也可以不输入存储在功能元件图形数据存储单元3中的功能元件图形数据，取而代之输入存储在逻辑电路数据存储单元2中的逻辑电路数据并由第二图形产生单元11再次做成功能元件图形数据来使用也是毫无问题的。接着，在图1中，将存储在第一布线图形数据存储单元6和第二布线图形数据存储单元7中的2个布线图形数据输入到第三图形产生单元12中。在第三图形产生单元12中，对上述2个布线图形的两者进行比较，决定在两者中间成为实际的布线图形的第三布线图形并存储到第三布线图形数据存储单元8中。这将在下面进行详细的说明。图4所示的第三布线图形24是成为实际的布线图形的第三布线图形数据，以使离开第一布线图形的距离31和离开第二布线图形的距离32相等的方式在两者中间设定布线的边界，以上表示了产生第三布线图形的情况。由此，就能够产生带有最小线宽和最小线间隔的中间宽度、间隔的布线图形，并能够减少现有的最小线宽和最小线间隔的布线图形。在实际的布线图形配置中，如图本文档来自技高网...

【技术保护点】
一种布线图形产生方法，根据电路数据产生与连接多个元件间的布线对应的掩模设计的布线图形，其特征在于，具备：产生第一布线图形的步骤，该第一布线图形与相应于最小线宽的数据的线宽和从所述最小线宽决定的布线间隔的所述布线相对应；产生第 二布线图形的步骤，该第二布线图形与相应于最小线间隔的数据的线间隔和从所述最小线间隔决定的线宽的所述布线相对应；以及以所述第一和第二布线图形为基础产生第三布线图形并将所述第三布线图形作为所述掩模设计的布线图形的步骤，该第三布线图形与具 有所述第一和第二布线图形的中间的线宽以及中间的线间隔的所述布线相对应。

【技术特征摘要】
JP 2003-8-25 299464/031.一种布线图形产生方法，根据电路数据产生与连接多个元件间的布线对应的掩模设计的布线图形，其特征在于，具备产生第一布线图形的步骤，该第一布线图形与相应于最小线宽的数据的线宽和从所述最小线宽决定的布线间隔的所述布线相对应；产生第二布线图形的步骤，该第二布线图形与相应于最小线间隔的数据的线间隔和从所述最...

【专利技术属性】
技术研发人员：工藤千秋，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]