存储器装置及其操作方法制造方法及图纸

本申请涉及存储器装置及其操作方法。一种存储器装置可包括：第一子块和第二子块，其各自包括多个选择晶体管和多个存储器单元；外围电路，其对存储在第一子块中的数据执行读操作；以及控制逻辑，其控制外围电路使包括在第一子块和第二子块中的每一个中的多个选择晶体管导通并且将读电压施加到多条字线当中的所选字线。所选字线。所选字线。

【技术实现步骤摘要】
存储器装置及其操作方法


[0001]各种实施方式总体上涉及电子装置，更具体地，涉及一种存储器装置以及操作该存储器装置的方法。

技术介绍

[0002]存储装置被配置为响应于主机装置(例如，计算机或智能电话)的控制存储数据。存储装置可包括存储数据的存储器装置以及控制存储器装置的存储控制器。通常，存在两种类型的存储器装置：易失性存储器装置和非易失性存储器装置。
[0003]易失性存储器装置只要供电就可保持数据，在没有供电的情况下可丢失所存储的数据。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0004]非易失性存储器装置即使在没有供电的情况下也不会丢失数据。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存。
[0005]已开发出三维存储器装置以增加存储器装置的集成密度。由于三维存储器装置与二维存储器装置之间的结构差异，已研究用于驱动三维存储器装置的各种驱动方法。
专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：第一子块，该第一子块包括多个第一选择晶体管和多个第一存储器单元；第二子块，该第二子块通过多条字线联接到所述第一子块并且包括多个第二选择晶体管和多个第二存储器单元；外围电路，该外围电路对存储在所述第一子块或所述第二子块中的数据执行读操作；以及控制逻辑，该控制逻辑控制所述外围电路将读电压施加到所述多条字线当中的所选字线，其中，当对所述第一子块执行所述读操作时，所述控制逻辑控制所述外围电路：使所述多个第一选择晶体管和所述多个第二选择晶体管导通，使所述多条字线的电压电平从第一电平增大至第二电平，当所述多条字线的所述电压电平达到所述第二电平时，使所述多个第二选择晶体管截止，并且使所述多条字线的所述电压电平从所述第二电平增大至第三电平。2.根据权利要求1所述的存储器装置，其中，在使所述多条字线的所述电压电平增大至所述第三电平之后，所述控制逻辑控制所述外围电路使所述所选字线的电压电平减小至读电压电平。3.根据权利要求1所述的存储器装置，其中，在使所述多条字线的所述电压电平增大至所述第三电平之后，所述控制逻辑控制所述外围电路：使所述所选字线的电压电平从所述第三电平减小至所述第一电平，并且使所述所选字线的所述电压电平增大至读电压电平。4.根据权利要求1所述的存储器装置，其中，在使所述多条字线的所述电压电平增大至所述第三电平之后，所述控制逻辑控制所述外围电路将预充电电压施加到联接到所述第一子块的多条位线。5.根据权利要求1所述的存储器装置，其中，所述第一电平是大于0V的电压电平。6.根据权利要求1所述的存储器装置，其中，所述第三电平是用于使多个存储器单元导通的电压电平。7.根据权利要求1所述的存储器装置，其中，当所述多条字线当中的最远离供应电压的点的字线的电压电平达到所述第二电平时，所述控制逻辑控制所述外围电路使包括在所述第二子块中的所述第二选择晶体管截止。8.一种操作存储器装置的方法，所述存储器装置包括第一子块和第二子块，所述第一子块包括多个第一选择晶体管和多个第一存储器单元，所述第二子块通过多条字线联接到所述第一子块并且包括多个第二选择晶体管和多个第二存储器单元，所述存储器装置对所述第一子块执行读操作，所述方法包括以下步骤：使所述多个第一选择晶体管和所述多个第二选择晶体管导通；使所述多条字线的电压电平从第一电平增大至第二电平；使所述多个第二选择晶体管截止；以及使所述多条字线的所述电压电平从所述第二电平增大至第三电平。9.根据权利要求8所述的方法，该方法还包括以下步骤：将读电压施加到所述多条字线
当中的所选字线。10.根据权利要求9所述的方法，其中，施加所述读电压的步骤包...

【专利技术属性】
技术研发人员：辛在贤，高贵韩，金成焄，朴宽，李贤洙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：