半导体存储器装置制造方法及图纸

根据实施例的半导体存储器装置包含衬底。所述衬底包含第一及第二区域，及块区域。所述第二区域包含子区域。所述子区域中的每一者包含沿第一方向布置的接触区域及绝缘区域。所述接触区域包含平台状部分及对应于两个块区域的第一接触件。所述绝缘区域包含对应于所述两个块区域的第二接触件。奇数子区域的接触区域及偶数子区域的绝缘区域沿第二方向以交替方式安置。所述奇数子区域的绝缘区域及所述偶数子区域的接触区域沿所述第二方向以交替方式安置。安置。安置。

【技术实现步骤摘要】
半导体存储器装置
[0001]相关申请案的交叉参考
[0002]本申请案基于且要求2020年7月20日申请的第2020
‑
123677号日本专利申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。


[0003]本文中所描述的实施例大体上涉及一种半导体存储器装置。

技术介绍

[0004]已知能够以非易失性方式存储数据的NAND快闪存储器。

技术实现思路

[0005]一般来说，根据一个实施例，一种半导体存储器装置包含衬底、多个绝缘构件、多个第一导电层、多个第一柱、多个第一接触件、多个第二导电层及多个第二接触件。所述衬底包含第一区域、第二区域及多个块区域。所述第一区域及所述第二区域沿第一方向布置。所述块区域中的每一者经设置以沿所述第一方向延伸。所述块区域沿与所述第一方向相交的第二方向布置。所述绝缘构件经设置以沿所述第一方向延伸。所述绝缘构件分别安置在所述块区域之间的边界部分处。所述第一导电层沿与所述第一方向及所述第二方向相交的第三方向布置且经设置以彼此分离。所述第一导电层通过所述绝缘构件被划分。所述第一导电层分别包含经设置以不与每一区域的上第一导电层重叠的平台状部分，所述第二区域与所述块区域中的任一者在所述上第一导电层中重叠。所述第一柱经设置以穿透每一区域的所述第一导电层，所述第一区域与所述块区域中的任一者在所述第一导电层中重叠。所述第一接触件分别设置在所述块区域中的每一者的所述第一导电层的所述平台状部分上。所述第二导电层分别耦合到所述块区域中的每一者的所述第一导电层上方的所述第一接触件。所述第二接触件经设置以从第一层延伸到第二层且分别耦合到所述块区域中的每一者的所述第二导电层。所述第一层位于所述第一导电层上方。所述第二层位于所述衬底与所述第一导电层之间。所述第二区域包含沿所述第二方向布置的多个子区域。所述子区域中的每一者跨两个不同块区域之间的边界安置以沿所述第二方向与所述两个不同块区域中的每一者的一部分重叠。所述子区域中的每一者包含沿所述第一方向布置的接触区域及绝缘区域。所述接触区域包含所述平台状部分的群组及对应于两个块区域的所述第一接触件的群组。所述绝缘区域包含对应于所述两个块区域的所述第二接触件的群组。奇数子区域的接触区域及偶数子区域的绝缘区域沿所述第二方向以交替方式安置。所述奇数子区域的绝缘区域及所述偶数子区域的接触区域沿所述第二方向以交替方式安置。
[0006]根据所述实施例，可抑制所述半导体存储器装置的制造成本。
附图说明
[0007]图1是展示根据第一实施例的半导体存储器装置的总体配置的实例的框图。
[0008]图2是展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的电路配置的实例的电路图。
[0009]图3是展示包含在根据第一实施例的半导体存储器装置中的行解码器模块的电路配置的实例的电路图。
[0010]图4是展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的平面布局的实例的平面视图。
[0011]图5是展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的存储器区域中的详细平面布局的实例的平面视图。
[0012]图6是沿着图5中的线VI
‑
VI截取、展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的存储器区域中的横截面结构的实例的横截面视图。
[0013]图7是沿着图6中的线VII
‑
VII截取、展示包含在根据第一实施例的半导体存储器装置中的存储器柱的平面结构的实例的横截面视图。
[0014]图8是展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0015]图9是展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0016]图10是沿着图9中的线X
‑
X截取、展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0017]图11是沿着图9中的线XI
‑
XI截取、展示包含在根据第一实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0018]图12是展示第一实施例的比较实例中的存储器单元阵列的平面布局的实例的平面视图。
[0019]图13是展示第一实施例的比较实例中的存储器单元阵列的横截面结构的实例的横截面视图。
[0020]图14是展示包含在根据第二实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的平面布局的实例的平面视图。
[0021]图15是展示包含在根据第二实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0022]图16是展示包含在根据第二实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0023]图17是沿着图16的线XVII
‑
XVII截取、展示包含在根据第二实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0024]图18是沿着图16中的线XVIII
‑
XVIII截取、展示包含在根据第二实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0025]图19是展示包含在根据第三实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0026]图20是展示包含在根据第三实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0027]图21是沿着图20中的线XXI
‑
XXI截取、展示包含在根据第三实施例的半导体存储
器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0028]图22是沿着图20中的线XXII
‑
XXII截取、展示包含在根据第三实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0029]图23是展示包含在根据第四实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实例的平面视图。
[0030]图24是沿着图23中的线XXIV
‑
XXIV截取、展示包含在根据第四实施例的半导体存储器装置中的存储器单元阵列的钩连区域中的横截面结构的实例的横截面视图。
[0031]图25是展示第四实施例的比较实例中的替换处理的发展过程的平面视图。
[0032]图26是展示第四实施例中的替换处理的发展过程的平面视图。
[0033]图27是展示包含在根据第四实施例的修改的半导体存储器装置中的存储器单元阵列的钩连区域中的详细平面布局的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，其包括：衬底，其包含第一区域、第二区域及多个块区域，所述第一区域及所述第二区域沿第一方向布置，所述块区域中的每一者经设置以沿所述第一方向延伸，且所述块区域沿与所述第一方向相交的第二方向布置；多个绝缘构件，其经设置以沿所述第一方向延伸，所述绝缘构件分别安置在所述块区域之间的边界部分处；多个第一导电层，其沿与所述第一方向及所述第二方向相交的第三方向布置且经设置以彼此分离，所述第一导电层通过所述绝缘构件被划分，且所述第一导电层分别包含经设置以不与每一区域的上第一导电层重叠的平台状部分，所述第二区域与所述块区域中的任一者在所述上第一导电层中重叠；多个第一柱，其经设置以穿透每一区域的所述第一导电层，所述第一区域与所述块区域中的任一者在所述第一导电层中重叠；多个第一接触件，其分别设置在所述块区域中的每一者的所述第一导电层的所述平台状部分上；多个第二导电层，其分别耦合到所述块区域中的每一者的所述第一导电层上方的所述第一接触件；及多个第二接触件，其经设置以从第一层延伸到第二层且分别耦合到所述块区域中的每一者的所述第二导电层，所述第一层位于所述第一导电层上方，且所述第二层位于所述衬底与所述第一导电层之间，其中所述第二区域包含沿所述第二方向布置的多个子区域，所述子区域中的每一者跨两个不同块区域之间的边界安置以沿所述第二方向与所述两个不同块区域中的每一者的一部分重叠，所述子区域中的每一者包含沿所述第一方向布置的接触区域及绝缘区域，所述接触区域包含所述平台状部分的群组及对应于两个块区域的所述第一接触件的群组，且所述绝缘区域包含对应于所述两个块区域的所述第二接触件的群组，奇数子区域的接触区域及偶数子区域的绝缘区域沿所述第二方向以交替方式安置，且所述奇数子区域的绝缘区域及所述偶数子区域的接触区域沿所述第二方向以交替方式安置。2.根据权利要求1所述的半导体存储器装置，其中所述块区域包含彼此邻近的第一块区域及第二块区域，所述第一块区域包含所述奇数子区域当中的一个奇数子区域的一部分，所述第二块区域包含所述偶数子区域当中的一个偶数子区域的一部分，包含在与所述第一块区域相关联的所述接触区域中的所述第一接触件分别电耦合到包含在与所述第二块区域相关联的所述绝缘区域中的所述第二接触件，且包含在与所述第二块区域相关联的所述接触区域中的所述第一接触件分别电耦合到包含在与所述第一块区域相关联的所述绝缘区域中的所述第二接触件。3.根据权利要求2所述的半导体存储器装置，其中经由所述第一接触件耦合到与所述第一块区域相关联的所述第一导电层的所述第二导电层及经由所述第一接触件耦合到与所述第二块区域相关联的所述第一导电层的所述
第二导电层沿所述第一方向布置。4.根据权利要求1所述的半导体存储器装置，其中在所述绝缘构件当中与所述子区域中的一者相交的绝缘构件在与包含在所述子区域中的所述一者中的所述绝缘区域重叠的一部分处被划分。5.一种半导体存储器装置，其包括：衬底，其包含第一区域、第二区域及多个块区域，所述第一区域及所述第二区域沿第一方向布置，所述块区域中的每一者经设置以沿所述第一方向延伸，且所述块区域沿与所述第一方向相交的第二方向布置；多个绝缘构件，其经设置以沿所述第一方向延伸，所述绝缘构件分别安置在所述块区域之间的边界部分处；多个第一导电层，其沿与所述第一方向及所述第二方向相交的第三方向布置且经设置以彼此分离，所述第一导电层通过所述绝缘构件被划分，且所述第一导电层分别包含经设置以不与每一区域的上第一导电层重叠的平台状部分，所述第二区域与所述块区域中的任一者在所述上第一导电层中重叠；多个第一柱，其经设置以穿透每一区域的所述第一导电层，所述第一区域与所述块区域中的任一者在所述第一导电层中重叠；多个第一接触件，其分别设置在所述块区域中的每一者的所述平台状部分上；多个第二导电层，其分别耦合到所述块区域中的每一者的所述第一导电层上方的所述第一接触件；及多个第二接触件，其经设置以从第一层延伸到第二层且分别耦合到所述块区域中的每一者的所述第二导电层，所述第一层位于所述第一导电层上方，且所述第二层位于所述衬底与所述第一导电层之间，其中所述第二区域包含沿所述第二方向布置的多个子区域，所述子区域中的每一者跨两个不同块区域之间的边界安置以沿所述第二方向与所述两个不同块区域中的每一者的一部分重叠，所述子区域中的每一者包含接触区域及绝缘区域，所述接触区域包含所述平台状部分的群组及对应于两个块区域的所述第一接触件的群组，且所述绝缘区域包含对应于所述两个块区域的所述第二接触件的群组，且奇数子区域的所述接触区域具有相对于偶数子区域的所述接触区域沿所述第一方向对称的结构。6.根据权利要求5所述的半导体存储器装置，其中安置在所述接触区域与一个块区域在其中重叠的区域中的所述第一导电层的所述平台状部分沿所述第一方向布置。7.根据权利要求6所述的半导体存储器装置，其中安置在所述接触区域与所述一个块区域在其中重叠的所述区域中的所述第一导电层的所述平台状部分分别沿所述第二方向电耦合到包含在邻近子区域的所述绝缘区域中的所述第二接触件。8.根据权利要求6所述的半导体存储器装置，其中安置在所述接触区域与所述一个块区域在其中重叠的所述区域中的所述第一导电层
的所述平台状部分分别电耦合到包含在同一子区域的所述绝缘区域中的所述第二接触件。9.根据权利要求5所述的半导体存储器装置，其中所述接触区域包含沿所述第一方向布置的第一子接触区域及第...

【专利技术属性】
技术研发人员：野岛和弘，川口元气，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：