存储器系统技术方案

实施方式提高存储器系统的通信频带。实施方式的存储器系统(1)具备第1芯片(MC)和与第1芯片贴合的第2芯片(CC)。实施方式的存储器系统(1)具备半导体存储装置(4)和存储器控制器(3)。半导体存储装置(4)具备存储单元阵列(15)、控制存储单元阵列(15)的周边电路(18)、以及与周边电路(18)连接的输入输出模块(10)。存储器控制器(3)接收来自外部的主机设备的指示，经由输入输出模块(10)控制半导体存储装置(4)。第1芯片(MC)包括存储单元阵列(15)，第2芯片(CC)包括周边电路(18)、输入输出模块(10)及存储器控制器(3)。存储器控制器(3)。存储器控制器(3)。

【技术实现步骤摘要】
存储器系统
[0001]相关申请
[0002]本申请享受以日本专利申请2020
‑
111105号(申请日：2020年6月29日)为基础申请的优先权。本申请通过参考该基础申请而包括基础申请的全部内容。


[0003]本专利技术的实施方式涉及存储器系统。

技术介绍

[0004]已知有能够非易失性地存储数据的NAND型闪存器。

技术实现思路

[0005]实施方式提高存储器系统的通信频带。
[0006]实施方式的存储器系统具备第1芯片和与第1芯片贴合的第2芯片。实施方式的存储器系统具备半导体存储装置和存储器控制器。半导体存储装置具备存储单元阵列、控制存储单元阵列的周边电路、以及与周边电路连接的输入输出模块。存储器控制器接收来自外部的主机设备的指示，经由输入输出模块控制半导体存储装置。第1芯片包括存储单元阵列，第2芯片包括周边电路、输入输出模块及存储器控制器。
附图说明
[0007]图1是表示第1实施方式的存储器系统的结构例的框图。
[0008]图2是表示第1实施方式的存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器系统，具备第1芯片和与所述第1芯片贴合的第2芯片，该存储器系统具备：半导体存储装置，具备：存储单元阵列；周边电路，控制所述存储单元阵列；以及输入输出模块，与所述周边电路连接；以及存储器控制器，接收来自外部的主机设备的指示，经由所述输入输出模块控制所述半导体存储装置，所述第1芯片包括所述存储单元阵列，所述第2芯片包括所述周边电路、所述输入输出模块及所述存储器控制器。2.根据权利要求1所述的存储器系统，其中，还具备：多个数据线，将所述输入输出模块与所述存储器控制器之间连接，用于数据的收发；以及多个逻辑线，将所述输入输出模块与所述存储器控制器之间连接，用于所述半导体存储装置的控制信号的通信。3.根据权利要求2所述的存储器系统，其中，所述多个数据线为32条以上。4.根据权利要求1所述的存储器系统，其中，所述半导体存储装置还具备寄存器，该寄存器暂时保存向所述存储单元阵列写入的数据及从所述存储单元阵列读出的数据，所述存储器系统还具备：多个数据线，将所述寄存器与所述存储器控制器之间连接，用于数据的收发；以及多个逻辑线，将所述输入输出模块与所述存储器控制器之间连接，用于所述半导体存储装置的控制信号的通信。5.根据权利要求4所述的存储器系统，其中，所述多条数据线为64条以上。6.根据权利要求2所述的存储器系统，其中，还包括：切换模块；以及多个布线，与所述切换模块连接，并构成为能够与所述第2芯片的外部电连接，所述切换模块构成为，能够将所述存储器控制器与所述多个布线电连接或者将所述输入输出模块与所述多个布线电连接，所述多条布线的条数为所述数据线的条数与所述逻辑线的条数的合计以下。7.根据权利要求2所述的存储器系统，其中，所述多个数据线...

【专利技术属性】
技术研发人员：坂上健二，古泽敏行，武田慎也，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：