光感测芯片的封装方法技术

一种光感测芯片的封装结构，其特征在于，包括：　　　　一基板；　　　　一光感测芯片，其具有一光感测区及多个焊接垫，且该光感测芯片设置于该基板上；　　　　一支撑部，其环设于该光感测芯片上的光感测区周缘；　　　　一透明板，其固设于支撑部上，以对应于该光感测芯片的光感测区；及　　　　　多个导线，其分别电连接于该光感测芯片的焊接垫及基板上。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，尤指利用光感测芯片封装方法以封装光感测芯片。
技术介绍
现有的光感测芯片封装结构如图1所示，先在晶圆上制造多个光感测芯片(图未示)，且在切割制程分离成各个的光感测芯片10a，再提供印刷电路板基板20a，以承载该光感测芯片10a，并粘置支撑部30a于该印刷电路板基板20a上以形成一凹部21a，再利用接合剂将该光感测芯片10a粘于该基板20a的凹部21a内，并加热使其固化，再进行打线，接着在该支撑部30a上点接合剂，再于其上封一玻璃上盖40a。只是，现有的光感测芯片具有下列缺点1.现有的制程是先形成多个光感测芯片于晶圆上，并进行切割、上胶、打线等制程，以封装该光感测芯片，因此该光感测芯片在封装制程中，容易因微粒沾附该芯片的感光区，而影响光感测效果，以致于必须提高制程环境的洁净度要求，所以增加制程成本。2.现有的光感测芯片封装结构，其支撑部体积大，增大该光感测芯片封装结构体积，因此增加材料成本，并且减小运用于体积小的装置上的机会。由此，本案专利技术人根据上述缺陷及依据多年来从事制造产品的相关经验，悉心观察且研究，潜心研究并配合学理的运用，而提出一种设计合理且有效改善该缺陷的本专利技术。
技术实现思路
本专利技术案的其一目的，在于提供一种，由先进行封装该光感测芯片的光感测区，因此避免环境温污染该区域，且同时降低该芯片其后的封装制程环境的洁净度要求，以致于减少制程成本。本专利技术案的另一个目的，在于提供一种，由减小支撑部体积及其设置位置，因此减小光感测芯片的封装结构的体积。依据前述专利技术目的，本专利技术为一种光感测芯片的封装结构，其包括一基板、一光感测芯片、一支撑部、一透明板及多个导线，其中该光感测芯片具有一光感测区及多个焊接垫，且该光感测芯片设置于该基板上，该支撑部环设于该光感测芯片上的光感测区周缘，该透明板固设于支撑部上，以对应于该光感测芯片的光感测区，该导线分别电连接于该光感测芯片的焊接垫及基板上。本专利技术还提供了一种光感测芯片的封装方法，其包括形成多个光感测芯片于一晶圆上，该多个光感测芯片分别具有一光感测区及多个焊接垫；布设多个分离的环状支撑部于该晶圆上，使多个支撑部环绕且对应于该多个芯片的光感测区；盖设多个透明板于该多个支撑部上，且该多个透明板分别对应于该多个光感测区；及分离该晶圆上的各个光感测芯片。由此避免光感测芯片于封装制程时被污染，且减小该光感测芯片封装结构体积。为了能使本专利技术的特征及
技术实现思路
更加清楚明了，请参阅以下有关本专利技术的详细说明及附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1是现有的光感测芯片封装结构侧视图；图2是本专利技术的光感测芯片的封装结构；图3A是本专利技术的晶圆上形成光感测芯片上视图；图3B是本专利技术的光感测芯片放大图；图4是本专利技术的光感测芯片涂设支撑部上视图；图5是本专利技术的光感测芯片涂设支撑部侧视图； 图6是本专利技术的光感测芯片盖设透明板侧视图；图7是本专利技术的分离成个别的光感测芯片侧视图；图8是本专利技术的光感测芯片设置于基板上的侧视图；图9是本专利技术的导线电连接于光感测芯片及基板的侧视图。其中，附图标记说明如下现有技术 本专利技术光感测芯片10a 基板10印刷电路板基板20a 光感测芯片20凹部21a 光感测区21支撑部30a 焊接垫22玻璃上盖40a 空间23支撑部30透明板40导线50保护体60晶圆70胶带层80具体实施方式请参阅图2所示，本专利技术为一种光感测芯片的封装结构，其包括基板10、光感测芯片20、支撑部30、透明板40及导线50，其中该光感测芯片20具有光感测区21及焊接垫22设置于其上表面且该焊接垫22环设于该光感测区21的周围，并该光感测芯片20设置于该基板10上，该基板10可为印刷电路板，该支撑部30环设于该光感测芯片20上的光感测区21外侧周缘，该透明板40如玻璃板或透明树脂板，其固设于支撑部30上，以对应于该光感测区21，其中该透明板40、支撑部30及该光感测芯片20的光感测区21之间，形成一空间23，再使该导线50电连接于该支撑部30周缘外侧的焊接垫22及基板10上，再利用保护体60如环氧树脂(Epoxy)，其置于该光感测芯片20周缘及该光感测芯片20周缘的基板10上，并包覆该导线50，以保护导线50，并避免导线50外露及受损，如此形成一体积小的封装结构。请参阅图3A至图9所示，其中光感测芯片的封装方法，如图3A至图3B所示，其为先在一晶圆70上形成多个光感测芯片20，且该光感测芯片20分别具有光感测区21及焊接垫22于其上表面，如图4至图5所示，再布设多个分离的环状支撑部30于该晶圆70上，该环状支撑部30可为UV型感光胶或热硬化树脂，使该支撑部30环绕且对应于该芯片20的光感测区21外侧，如图6所示，盖设多个透明板40于该多个支撑部30上，且该多个透明板30分别对应于该多个光感测区21，且再照射紫外光以固化该UV型感光胶，以粘置固着该光感测芯片20及该透明板40，如图7所示，在晶圆70底部粘贴一胶带层80，再利用切割方式以分离该晶圆70上的各个光感测芯片20，如图8所示，分离该光感测芯片20与该胶带层80，并使该光感测芯片20粘置该基板10上，如图9所示，再电连接该导线50于该光感测芯片20的焊接垫22及基板10上，如图2所示，再涂覆保护体60于该光感测芯片20的周缘及该光感测芯片20周缘的基板10上，并包覆该导线50，因此由该支撑部30及透明板40封装该光感测芯片20的光感测区21，因此避免环境温污染该区域，以致于该芯片其后的封装制程环境的洁净度要求可降低，以致于减少生产成本。综上所述，由本专利技术的“”，即可由先进行封装该光感测芯片的光感测区，因此避免环境温污染该区域，且同时降低该芯片其后的封装制程环境的洁净度要求，以致于减少制程成本，并由减小支撑部体积，以致减小光感测芯片的封装结构的体积。以上所述仅为本专利技术的较佳可行实施例，并非因此限制本专利技术的专利范围，所有运用本专利技术的说明书及附图内容所作的等效结构变化，均同理包含于本专利技术的范围内。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光感测芯片的封装结构，其特征在于，包括一基板；一光感测芯片，其具有一光感测区及多个焊接垫，且该光感测芯片设置于该基板上；一支撑部，其环设于该光感测芯片上的光感测区周缘；一透明板，其固设于支撑部上，以对应于该光感测芯片的光感测区；及多个导线，其分别电连接于该光感测芯片的焊接垫及基板上。2.如权利要求1所述的光感测芯片的封装结构，其特征在于，还包括一保护体，其置于该光感测芯片的周缘及该光感测芯片周缘的基板上，并包覆该多个导线。3.如权利要求2所述的光感测芯片的封装结构，其特征在于，该保护体为环氧树脂。4.如权利要求1所述的光感测芯片的封装结构，其特征在于，该透明板固设于支撑部上，以盖置该光感测芯片的光感测区，并使透明板、支撑部及光感测区形成一空间。5.如权利要求1所述的光感测芯片的封装结构，其特征在于，该透明板为玻璃板。6.如权利要求1所述的光感测芯片的封装结构，其特征在于，该透明板为透明树脂板。7.如权利要求1所述的光感测芯片的封装结构，其特征在于，该支撑部为热硬化树脂。8.如权利要求1所述的光感测芯片的封装结构，其特征在于，该多个环状支撑部为UV型感光胶。9.一种光感测芯片的封装结构，其特征在于，包括一光感测芯片，其具有一光感测区；一支撑部，其环设于该光感测芯片上的光感测区周缘；及一透明板，其固设于支撑部上，以盖置该光感测芯片的光感测区。10.如权利要求9所述的光感测芯片的封装结构，其特征在于，还包括多个电连接片、多个导线及基板，该多个电连接片设置于该光感测芯片上的支撑部周缘，且该多个导线分别电连接于该基板及该电连接片。11.如权利要求10所述的光感测芯片的封装结构，其特征在于，还包括一保护体，其置于该光感测芯片的周缘及该光感测芯片周缘的基板上，并包覆该多个导线。12.如权利要求9所述的光感测芯片的封装结构，其特征在于，该透明板固设于支撑部上，以盖置该光感测芯片的光感测区，并使透明板、支撑部及光感测区形成一空间。13.如权利要求9...

【专利技术属性】
技术研发人员：汪秉龙，张正和，黄裕仁，谢朝炎，
申请(专利权)人：宏齐科技股份有限公司，
类型：发明
国别省市：