半导体装置制造方法及图纸

一种半导体装置，在现有的半导体装置中具有如下问题，主电流流动的主配线部的配线宽度狭窄且均匀形成，由于主配线部的电压下降，使元件内的单元不均一动作。在本发明专利技术的半导体装置中，将主电流流动的主配线部２４一端２４１的配线宽度Ｗ１设置成比主配线部２４另一端２４２的配线宽度宽。主配线部２４的配线宽度从一端２４１向另一端２４２逐渐变窄。由此，可降低位于主电流流动的电极焊盘部２２近旁的单元和位于远方的单元的驱动电压差。其结果是，本发明专利技术可抑制主配线部２４的电压下降，并实现元件内单元的均一动作。

【技术实现步骤摘要】

本专利技术的半导体装置涉及提高由多晶硅形成的固定电位绝缘电极及源极区域和金属层的欧姆连接性的元件。
技术介绍
在现有的横型绝缘选通晶体管中，公开了如下结构，即，在半导体层的主表面上以锯齿状配置有发射极电极和栅极电极。而且，在这些锯齿部上纵向方向的单位长度的电阻相等，形成防止自集电极流入发射极的导通电流的局部集中的结构(例如，参照专利文献1)。在现有的晶体管中，公开了如下结构，即，具有锯齿状基极及发射极的结构(例如，参照非专利文献1)。参照图10及图11，显示现有的半导体装置结构的一例。图10(A)是元件的立体图，图10(B)是上面图。图11(A)是图10(B)的C-C线方向的剖面图，图11(B)是图10(B)的D-D线方向的剖面图。首先，如图10(A)所示，在现有的半导体装置中，有N型半导体衬底51和在N型半导体衬底51上形成的N型外延层52。在N型外延层52上形成有相互正交的N型源极区域54和槽57。而且，在槽57上形成覆盖其内壁的绝缘膜56。另外，在槽57上形成有由高浓度P型多晶硅构成的固定电位绝缘电极55。另外，外延层52主要作为漏极区域53使用，被夹持在外延层52的固定电位绝缘电极55上的区域被称为沟道区域58。另外，固定电位绝缘电极55是高浓度的P型多晶硅，并介由Al层61使形成在沟道区域58表面上的源极区域54和固定电位绝缘电极55保持同电位。因此，在沟道区域58上，通过工作函数差，由周围的固定电位绝缘电极55形成耗尽层。在沟道区域58上形成对传导电子的势垒，源极区域54和漏极区域53从开始就形成电截止状态。其次，如图10(B)所示，固定电位绝缘电极55形成带状，其两端连接P型栅极区域59。在栅极区域59表面形成栅极电极G。自栅极区域59向漏极区域53及沟道区域58供给自由载流子(空穴)。另外，被包围在固定电位绝缘电极55间的沟道区域58形成一个单位单元。如图11(A)所示，H2为沟道厚度，L2为沟道长度。即，沟道厚度H2是在沟道区域中相对的绝缘膜56间的间隔，沟道长度L2是指沿槽的侧壁，自源极区域54底面到固定电位绝缘电极55底面的距离。另外，在衬底51背面形成Al层60。专利文献1 特开平5-29614号公报(第7-8页，第1-3图)非专利文献1 S.M.Zee著“半导体器件”产业图书，P126-127如上所述，在现有的半导体装置中，如图所示，源极区域54被配置在栅极区域59间。主电流流通的源极电极配线由与源极区域54上面欧姆接触的多条源极电极支配线和配置在外延层52的一侧边近旁的一条源极电极主配线构成。而且，源极电极主配线的一端连接在例如配置于外延层52表面角部的源极电极S焊盘部。即，源极电极支配线在该源极电极焊盘部近旁的位置和其远方的位置由于有配线电阻而电位不同。由于在一个元件内形成多个单元，根据连接的源极电极支配线的配置位置不同，在每个单元的栅源极间产生电压差。由于该电压差，而招致元件内的不均匀动作。
技术实现思路
本专利技术的目的在于，通过将主电流流过的源极电极主配线的配线宽度形成为源极电极焊盘部近旁宽，并随着远离该焊盘部而渐渐变窄，来谋求配线电阻的降低，使元件内的任意单元均匀动作。本专利技术是鉴于所述问题点开发的，本专利技术的半导体装置具有如下结构，其包括半导体层，其形成多个单元；多个电流通过区域及控制区域，其自该半导体层的主表面露出；第一配线层，其在所述主表面上和所述电流通过区域电连接；电流通过电极焊盘部，其在所述主表面上和所述第一配线层电连接，其中，所述第一配线层由第一主配线部及从该第一主配线部向一方向延伸的多个第一支配线部构成，所述第一主配线部的配线宽度比所述第一支配线部的配线宽度宽。因此，在本专利技术的半导体装置可抑制主配线部的过度电流集中。另外，本专利技术半导体装置的特征在于，所述第一主配线部的一端和所述通过电极焊盘部连接，所述第一主配线部一端的配线宽度比所述第一主配线部另一端的配线宽度宽。因此，在本专利技术的半导体装置中，可使电流通过电极焊盘部近旁的第一主配线部的配线电阻降低，即使对远离电流通过电极焊盘部而配置的单元，也可以施加更为均一的电压。另外，本专利技术的半导体装置包括构成漏极区域的一导电型半导体衬底及层积在该衬底表面的一导电型外延层；实际上等间隔相互平行，自所述外延层表面形成的多个槽；在所述槽内壁形成绝缘膜，由覆盖所述绝缘膜填充在所述槽内的逆导电型多晶硅构成的固定电位绝缘电极；位于所述槽间，和所述固定电位绝缘电极保持同电位的一导电型源极区域；和所述源极区域分离，至少其一部分和所述绝缘膜邻接配置的栅极区域；位于所述固定电位绝缘电极间，并至少位于所述源极区域下方的沟道区域，其中，在所述外延层表面上，和所述源极区域电连接的源极电极配线层由源极电极主配线部及从该源极电极主配线部向一方向延伸的多个源极电极支配线部构成，所述源极电极主配线部的配线宽度比所述源极电极支配线部的配线宽度宽。因此，在本专利技术的半导体装置中，由于在授受主电流的源极电极配线上使芯片内的所述单元均匀地动作，故可降低源极电极主配线部的配线电阻。在本专利技术的半导体装置中，主电流流动的主配线部的配线宽度中，和电极焊盘部连接的一端的配线宽度比另一端的配线宽度宽。并且，在流动大电流的元件中，由于配线电阻引起的电压降低很大，必需抑制配线引起的电压降低。因此，在本专利技术中，通过将该一端的配线宽度加宽，并将配线宽度逐渐缩窄，可抑制主配线部的电压降低，实现元件内的单元的均一动作。另外，在本专利技术的半导体装置中，仅使主电流流动特别是受配线引起的电压降低的影响的主配线部的配线宽度扩宽。根据该结构，在本专利技术中，既可确保元件内的实动作区域，也可抑制流动主电流的主配线部的电压降低。并且，可确保所需的单元数，实现其单元的均一动作。附图说明图1是说明本专利技术半导体装置的(A)立体图、(B)上面图；图2是说明本专利技术半导体装置的(A)剖面图、(B)剖面图；图3是说明本专利技术半导体装置的(A)能带图、(B)OFF时的沟道区域的图；图4是说明本专利技术半导体装置的配线结构的上面图；图5是说明本专利技术半导体装置的配线结构的(A)上面图、(B)上面图，(C)上面图；图6(A)是说明本专利技术半导体装置的配线结构的上面图、(B)是说明现有的半导体装置的配线结构的上面图；图7是说明本专利技术及现有的半导体装置中配线部的电压降低的特性图；图8(A)表示本专利技术的半导体元件的，本专利技术的配线结构下的驱动电压和主电流关系的特性图，(B)是表示本专利技术的半导体元件的，现有的配线结构部下的驱动电压和主电流关系的特性图；图9(A)是表示双极晶体管元件的，本专利技术配线结构下的驱动电压和主电流关系的特性图，(B)是表示双极晶体管元件的，现有的配线结构部下的驱动电压和主电流关系的特性图；图10是说明现有的半导体装置的(A)立体图，(B)上面图；图11是说明现有的半导体装置的(A)剖面图，(B)剖面图。具体实施例方式以下，参照图1～图9详细说明本专利技术的半导体装置及其制造方法的一首先，参照图1～图4说明本实施例的半导体装置。图1(A)是显示本专利技术的半导体装置结构的立体图，图1(B)是显示本专利技术的半导体装置结构的上面图。如图1(A)所示，在N型半导体衬底1上堆积N型外延层2。自外延层2表面形成多个槽7。槽7以等间隔本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：半导体层，其形成多个单元；多个电流通过区域及控制区域，其自该半导体层的主表面露出；第一配线层，其在所述主表面上和所述电流通过区域电连接；电流通过电极焊盘部，其在所述主表面上和所述第一配线层电连接，其中，所述第一配线层由第一主配线部及从第一主配线部向一方向延伸的多个第一支配线部构成，所述第一主配线部的配线宽度比所述第一支配线部的配线宽度更宽。

【技术特征摘要】
JP 2003-12-1 401466/031.一种半导体装置，其特征在于，包括半导体层，其形成多个单元；多个电流通过区域及控制区域，其自该半导体层的主表面露出；第一配线层，其在所述主表面上和所述电流通过区域电连接；电流通过电极焊盘部，其在所述主表面上和所述第一配线层电连接，其中，所述第一配线层由第一主配线部及从第一主配线部向一方向延伸的多个第一支配线部构成，所述第一主配线部的配线宽度比所述第一支配线部的配线宽度更宽。2.如权利要求1所述的半导体装置，其特征在于，所述第一主配线部的一端和所述通过电极焊盘部连接，且所述第一主配线部一端的配线宽度比所述第一主配线部另一端的配线宽度更宽。3.如权利要求2所述的半导体装置，其特征在于，所述第一主配线部从所述一端到所述另一端缩小其配线宽度延伸。4.如权利要求1～3的任意一项所述的半导体装置，其特征在于，所述半导体层由形成所述单元的实动作区域和非实动作区域构成，所述第一主配线部被配置在所述非实动作区域的主表面上。5.如权利要求4所述的半导体装置，其特征在于，具有和所述控制区域电连接的第二配线层，其中，所述第二配线层由第二主配线部及从该第二主配线部向一方向延伸的多个第二支配线部构成，所述第一支配线部和所述第二支配线部交替地配置。6.一种半导体装置，其特征在于，包括构成漏极区域的一导电型半导体衬底及在该衬底表面层积的一导电型外延层，；多...

【专利技术属性】
技术研发人员：吉田哲哉，冈田哲也，斋藤洋明，村井成行，冈田喜久雄，
申请(专利权)人：三洋电机株式会社，岐阜三洋电子株式会社，
类型：发明
国别省市：JP[日本]