具有接合焊盘的半导体器件及其制造方法技术

一种接合焊盘（１０）具有基本上不重叠的探测区（１４）和引线接合区（１２）。在一个实施例中，接合焊盘（１０）连接于最末金属层焊盘（１６），且在互连区（２４）上方延伸。接合焊盘（１０）由铝制成，最末金属层焊盘（１６）由铜制成。探测区（１４）与引线接合区（１２）分离，避免了最末金属层焊盘（１６）被探针测试损坏，从而实现更可靠的引线接合。在另一实施例中，探测区（１４）在钝化层（１８）上方延伸。在接合焊盘之间要求非常细的节距的应用中，形成为一条线的多个接合焊盘的探测区（１４）和引线接合区（１２）可以交错排布，以增加探测区（１４）之间的距离。此外，在互连区（２４）上方形成接合焊盘（１０），减小了集成电路的尺寸。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件，尤其涉及一种具有用于探针和引线接合隔离的接合焊盘的半导体器件及其制造方法。
技术介绍
在集成电路的制造中，引线接合是一种经过验证的用于使具有电路的半导体芯片连接于元件封装上的引脚的方法。在集成电路制造中，在完成元件组装之前，测试半导体芯片的功能是一种惯例。“探针测试”是一种用于测试半导体的方法，其中探针触点通常用作芯片上的接合焊盘的机械和电学界面。使用机械界面，例如探针的一个问题，是当芯片引线接合后，接合焊盘可能损坏或污染，妨碍接合焊盘和封装引脚之间可靠的电连接。现代的深亚微米半导体技术中接合焊盘的几何尺寸特征减小使这一问题变得更糟。减小接合焊盘的几何尺寸包括其上形成更小的引线接合的更小的接合焊盘。这增加了对被探针触点损坏的接合焊盘的质量和可靠性的关注。随着接合焊盘的尺寸的减小，探针触点对接合焊盘区造成的损坏比例增加。接合焊盘尺寸缩小的另一个问题是对于使用常规方法，比如悬臂探针的强探针测试来说接合焊盘之间的间隔可能太小。因此，需要以下能力探针测试芯片，而不会导致不可靠的引线接合连接，并确保在具有小型接合焊盘和接合焊盘的细节距间隔的芯片上进行强探针测试。并且在很多情况下，需要满足以前的标准，且不会显著影响芯片的尺寸，以使成本下降。附图说明图1示出了本专利技术的引线接合焊盘的顶视图。图2示出了本专利技术的具有图1的引线接合焊盘的半导体器件剖面图。图3示出了本专利技术另一实施例的半导体器件剖面图。图4示出了本专利技术另一实施例的半导体器件剖面图。图5至14示出了本专利技术的具有多个引线接合焊盘的集成电路的另外实施例的顶视图。具体实施例方式一般而言，本专利技术提供了一种具有多个接合焊盘的集成电路。所述多个接合焊盘都具有基本上不重叠而相邻的探测区和引线接合区。在一个实施例中，接合焊盘在集成电路的有源电路和/或电互连层上延伸。接合焊盘的一部分或全部在所述互连层上方延伸，且所述焊盘的一部分可以在钝化层上方形成且连接于最末金属层焊盘。在一个实施例中，接合焊盘由铝制成，且最末金属层焊盘由铜制成。将探测区与引线接合区分开，且在有源电路上方形成接合焊盘具有几个优点。在要求接合焊盘之间有非常细的节距的应用中，探测区和引线接合区可以交错，以有效地增加探测区之间的距离。通过使探测区与引线接合区分开，引线接合区不会被探针测试损坏，实现更可靠的引线接合。而且，在包括金属互连层的有源电路上方形成接合焊盘，可以使集成电路更小。图1示出了本专利技术的接合焊盘10的顶视图。接合焊盘10分成引线接合区12和探测区14，如虚线所示。引线接合区12和探测区14根据需求排布和确定尺寸，以适应引线接合和探测工具的尺寸和精度。在所示实施例中，引线接合区12示为小于探测区14。在其他实施例中，所述区域可以尺寸不同。接合焊盘10在具有图2、图3和图4所示剖面图的不同半导体器件中设计。应指出的是，在所有附图中，类似或相同的元件赋予相同的附图标记。而且应指出的是所述附图不是按比例绘出的。图2示出了本专利技术的半导体器件20的剖面图。半导体器件20具有边缘或周边25，钝化层18，接合焊盘10，互连区24和有源区或衬底26。接合焊盘10具有引线接合区12和探测区14(参见图1)，且相对于周边25定位。互连区24包括金属层28，30，和32，用于在半导体器件20的各元件之间排布电源线、地线、信号线及其他线。如图2所示，金属层28，下文中称为最末金属层28靠近包括接合焊盘10的半导体器件20的表面定位，其中探测和引线结合区用于与半导体器件20外的器件(未示出)形成连接。互连区24的金属层可以使用通孔互相连接。互连金属层32电连接于具有接触的有源区26。半导体器件20承受常规的制造技术，在有源区26，或衬底上形成电路。所述电路可以用于各种集成电路应用，比如，通信、传输、通用计算，或娱乐。在所示实施例中，金属层28，30，和32由导体材料制成，例如，铝、铜、或金。在其他实施例中，可以有更多或更少的金属层。接合焊盘10成为最末金属层28的一部分。金属层28形成后，在半导体器件的表面上淀积钝化层18。在钝化层18中形成开口，比如所示的在接合焊盘10上，使得可以比如在半导体器件20和封装的引脚之间实现电接触。接合焊盘10由相对较厚的铜层制成。在一个实施例中，铜可以为0.3到1.0微米厚。测试表明接合焊盘10的强度足以承受引线接合工具的冲击，且可以在互连层24上方形成，而不会损坏互连层24和任何下面的有源区26的电路，如图2所示。图3示出了本专利技术的半导体器件34的剖面图。半导体器件34具有边缘或周边25，钝化层18，互连区24和有源区或衬底26，接合焊盘36。接合焊盘36包括最末金属层焊盘16和铝焊盘层35。铝焊盘层35包括引线接合区38和探测区37。铝焊盘层35的厚度可以在约0.5至2.0微米之间。接合焊盘36相对于半导体器件34周边25定位，通过阻挡层22与最末金属层焊盘16分开。为容纳探测区37和引线接合区38，接合焊盘36进行布局和确定尺寸。半导体器件34承受如针对图2的半导体器件20所述的常规制造技术和材料。此外，阻挡层22在钝化层18上方形成，而在最末金属层16和接合焊盘36之间，以及在接合焊盘36和钝化层18之间形成扩散阻挡和粘结层。在淀积了阻挡层22之后，在阻挡层22上淀积铝焊盘层35。然后阻挡层22和铝焊盘层35形成图案，从而形成探测和引线接合区所需的最终形状和尺寸。在所述实施例中，铝焊盘层35由铝形成，但在其他实施例中，铝焊盘层35可以由其他导电材料形成。而且，互连区24的金属层28，30，和32，以及最末金属层焊盘16由铜制成。在其他实施例中，其他导电材料可以用于接合焊盘36，最末金属层焊盘16，和金属层28，30，和32。例如，金属层28，30，和32和最末金属层焊盘16可以由铝或金制成，且最末金属层焊盘16可包括金。而且，在所示的实施例中阻挡层22由钽制成。但在其他实施例中，阻挡层22可以是任何材料，用于在不同的和相邻的材料之间形成扩散阻挡和粘结层。扩散层和粘结层材料的示例是氮化钽，钛，氮化钛，镍，钨，钛钨合金和氮化硅钽。接合焊盘36的铝层焊盘35和最末金属层焊盘16分别由较厚的铝和铜层形成。因此，接合焊盘36的强度足以承受引线接合工具的冲击，并且可以在互连层24上形成，而不会损坏互连层24和任何下面有源区26的电路，如图3所示。图4示出了本专利技术另一实施例的半导体器件40的剖面图。半导体器件49具有边缘或周边25，钝化层18，互连区24、有源区26，接合焊盘44。接合焊盘44包括铝焊盘45和最末金属焊盘42。最末金属焊盘42成为最末金属层28的一部分。接合焊盘44相对于半导体器件40周边25定位，分成探测区和引线接合区，如图4所示被竖直虚线分开。铝焊盘45通过阻挡层43与最末金属层焊盘42分离。半导体器件40承受如图2和图3所述的常规制造技术和材料。然而，在图4的器件中，接合焊盘44的一部分在钝化层18及下面的有源电路26和/或互连区24上方延伸，其余部分在钝化层18的开口处连接于最末金属层焊盘42。如上所述，接合焊盘44分成引线接合区和探测区。探测区位于接合焊盘10的延伸到钝化层18上且在互连区24的电互连层28，30，和32上方的部分上。本文档来自技高网...

【技术保护点】
一种集成电路，包含：具有有源电路和周边的衬底；在所述衬底上方的第一多个互连层；在所述第一多个互连层上方的多个最末层焊盘；具有对应于所述最末层焊盘的多个开口的钝化层；以及多个接合焊盘，通过所述开口与所述 最末层焊盘连接，具有在所述开口上方的第一部分和在所述钝化层上方的第二部分，其中，第二部分的面积大于第一部分。

【技术特征摘要】
US 2002-3-13 10/097,0361.一种集成电路，包含具有有源电路和周边的衬底；在所述衬底上方的第一多个互连层；在所述第一多个互连层上方的多个最末层焊盘；具有对应于所述最末层焊盘的多个开口的钝化层；以及多个接合焊盘，通过所述开口与所述最末层焊盘连接，具有在所述开口上方的第一部分和在所述钝化层上方的第二部分，其中，第二部分的面积大于第一部分。2.如权利要求1所述的集成电路，其特征在于所述多个接合焊盘都具有第一和第二区，其中所述第一和第二区之一用于接收探针，所述第一和第二区的另一个用于接收引线接合，其中所述第一和第二区基本上不重叠。3.如权利要求2所述的集成电路，其特征在于所述第一区比第二区更靠近所述衬底的周边，且所述多个接合焊盘的第一接合焊盘和第二接合焊盘互相接近，且所述第一焊盘的第一区和所述第二焊盘的第二区用于接收所述探针。4.如权利要求1所述的集成电路，其特征在于所述多个接合焊盘在所述有源电路上方延伸，且所述第二部分明显大于所述第一部分。5.一种制造集成电路的方法，包含提供具有有源电路的衬底；在所述衬底上方形成多个互连层；在具有围绕所述衬底的周边的多个最末层焊盘且具有多个互连线路的所述多个互连层上，形成最末互连层；在最末互连层上方形成具有多个开口的钝化层，其中所述多个开口分别对应所述多个最末层焊盘的最末层焊盘，且所述多个开口每个都在与其对应的所述最末层焊盘上方；以及形成通过所述开口连接于所述最末层焊盘的多个接合焊盘，其中所述多个接合焊盘的每一接合焊盘对应于所述多个开口的一开口；具有在与其对应的所述开口上方的第一部分和在所述钝化层上方的第...

【专利技术属性】
技术研发人员：罗伊斯E永，彼德R哈帕，涂安特朗，杰弗利W玫兹，乔治R里尔，迪乌V迪恩，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]