本发明专利技术提出一种新的自对准结构的功率Trench MOSFET，其Trench槽和接触孔(接触沟槽)由一张掩模版确定，能极大地缩小Trench Pitch的间距(即相邻Trench槽之间的间距)。Pitch的间距(即相邻Trench槽之间的间距)。Pitch的间距(即相邻Trench槽之间的间距)。
【技术实现步骤摘要】
一种新型自对准功率Trench MOSFET制作方法及其结构
[0001]本专利技术涉及功率器件
，尤其涉及到一种新型自对准功率 Trench MOSFET制作方法及其结构。
技术介绍
[0002]在功率器件的发展过程中，功率MOSFET一直扮演着非常重要的地 位。从市场份额上看，以2006年为例，功率MOSFET几乎占到整个功率 器件市场的26％，而功率MOSFET之所以发展如此迅速，原因如下：
[0003](1)频率高：场效应晶体管作为一种多子器件，相比双极型功率器件， 其频率有了很大提高，因此不仅在高频应用有了扩大，在缩小整机体积方 面也起到关键的作用。
[0004](2)驱动方便：场效应晶体管相比双极型功率器件，其控制方法由电流 控制变为电压控制，可以直接用一些专用的高压集成电路作为驱动进行控 制。
[0005](3)通态电阻小：新一代的场效应晶体管的通态电阻不仅比PN结的正 向好，甚至比过去认为的有着最低正向电阻之称得肖特基二极管还好。因 而MOSFET不仅是一种快速开关器件，而且在一定的条件下还是一种最 佳的整流元件。这些优点使MOSFET几乎进入功率转换的每一个领域。
[0006](4)MOSFET新型器件的补充：以MOSFET为基础的新型器件，如 IGBT，进一步扩大MOS型器件涌现。
[0007]功率MOSFET的发展过程基本上是在保留和发挥MOS器件本身特点 的基础上，努力提高功率(即增大器件工作电压和电流)的过程。但是，由 于没有类似双极器件少子注入产生的电导调制效应，随着器件击穿电压的 增大(大于200V),其导通电阻也随着急剧增大，这极大地限制了功率MOS 击穿电压的提高，同时也限制了它在高压系统中的使用。
[0008]功率MOSFET发展先后经历了LDMOS(横向平面双扩散)，VVMOS(V 型槽)，UVMOS(U型槽)及平面VDMOS(纵向平面双扩槽)再到Trench栅(槽 栅)等结构演化过程。其中，LDMOS结构简单，制作工艺也较为简单，但 其主要缺点就是芯片面积的利用率不高，由于其扩散区和沟道区都在晶圆 的表面形成，对晶圆面积造成严重的浪费，于是接下来VVMOS出现了，VVMOS可以将漏极做在晶圆背面，这样扩散区和沟道区都在竖直方向上， 芯片集成度显著提高。但VVMOS的V型尖刺很容易造成电场线的集聚而 使击穿电压降低，为了克服这种缺陷，UVMOS产生了，人们将栅极做成 U型以防止电场的集聚，但由于晶向原因，使UVMOS在腐蚀工艺实现上 较为困难，接下来人们干脆将栅极做成平的，也就出现了VDMOS，VDMOS 是功率MOS结构上的一次重大变革，对功率MOSFET的发展起了关键性 的推动作用。
[0009]VDMOSFET是采用自对准双扩散工艺，以多晶硅栅作为掩模，利用 两次扩散的横向扩散差形成导电沟道，使器件耐压水平、可靠性和制作工 艺方面前进了一大步。
[0010]器件漏源通态电阻R是器件单位面积开态时漏源之间的总电阻，它 是决定器件DSON最大额定电流和功率损耗的重要参数。由于VDMOS 的诸多优点，早期低压的MOSFET大都也是使用平面VDMOS工艺，但 是由于平面工艺MOSFET其本身体内JFET寄生电阻的限制，
单个元胞的 面积并不能减的很小，这样就使增加元胞密度变得很困难，限制了平面工 艺MOSFET向进一步减小R的方向发展。这种情况下，为了进一步增加 原胞密度，提高单位面积芯片沟道DSON的总宽度，1984年D.Ueda首次 把Trench技术用于制造UMOS器件。由于Trench栅(UMOS)把沟道从水 平变为平直，彻底消除料平面结构寄生JFET电阻的影响，使元胞尺寸大 大缩小，元胞尺寸缩小能够带来器件单位硅片上的沟道宽长比增大从而使 电流增大、导通电阻下降等好处。Trench栅结构几乎完全消除了平面型 VDMOS的弊端，在制作低压MOSFET领域得到了广泛的应用。各种 Trench MOSFET结构也开始应运而生。
[0011]传统的功率Trench MOSFET，其Trench和接触孔需要两张掩模版光 刻形成，由于两张掩模版之间需要一定的套刻间距，且受光刻本身最小间 距的影响，使得Trench Pitch(相邻Trench之间的距离)不能做到最小。
[0012]现有技术中，专利CN101663760A，其工艺流程如下：
[0013]如图1，在外延区上淀积介质并光刻确定Gate极的位置；刻蚀Gate 沟槽；去除外延区上的介质；栅氧化及淀积多晶硅；去除介质层的多晶硅， 仅在Gate沟槽内形成凹陷的栅极区；淀积第二层介质；刻蚀第二层介质， 使此介质仅嵌在栅极区凹陷部分的表面；以多晶硅上的第二层介质为 Hardmask，刻蚀硅片表面，自对准制程以形成器件的Source区和接触孔；
[0014]在此专利中，槽里多晶硅上的第二层介质的上表面与硅片表面基本是 平行的，见图示2A；用多晶硅表面的第二层介质层做Hardmask，Etchback 刻蚀硅片的表面，使Source区域的硅片表面低于多晶硅上面的第二层介 质层的表面；见图示2B。
技术实现思路
[0015]以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。 此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面 的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目 的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加 详细的描述之序。
[0016]本专利技术首要解决的技术问题是提出一种新的自对准结构的功率 Trench MOSFET，其Trench槽和接触孔(接触沟槽)由一张掩模版确定，能 极大地缩小Trench Pitch的间距(即相邻Trench槽之间的间距)。为此， 本申请提供了一种新型自对准功率Trench MOSFET的制备方法，包括：
[0017]一种新型自对准功率Trench MOSFET制作方法，其特征在于，包括 如下步骤：
[0018]Step1：在衬底正上表面外延形成外延区；
[0019]Step2：在所述外延区的正上表面注入硼离子形成主体区；
[0020]Step3：在所述主体区上淀积形成第一介质层；
[0021]Step4：所述第一介质层刻蚀形成沟槽，所述沟槽穿过所述主体区至所 述外延区；
[0022]Step5：对沟槽进行氧化并填充多晶硅形成栅极，所述多晶硅覆盖所述 第一介质层；
[0023]Step6：刻蚀掉所述第一介质层上的所述多晶硅，且沟槽里的多晶硅的 表面需低于第一介质层的表面，多晶硅的表面可与外延层表面平行，或者 低于外延层表面，或者高于外延层表面；
[0024]Step7：淀积第二介质层覆盖所述第一介质层和所述沟槽里的多晶硅；
[0025]Step8：刻蚀掉所述第一介质层上的所述第二介质层，仅保留所述沟槽 多晶硅上的第二介质层；
[0026]Step9：完全除去第一介质层；本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种新型自对准功率Trench MOSFET制作方法，其特征在于，包括如下步骤：Step1：在衬底正上表面外延形成外延区；Step2：在所述外延区的正上表面注入硼离子形成主体区；Step3：在所述主体区上淀积形成第一介质层；Step4：所述第一介质层刻蚀形成沟槽，所述沟槽穿过所述主体区至所述外延区；Step5：对沟槽进行氧化并填充多晶硅形成栅极，所述多晶硅覆盖所述第一介质层；Step6：刻蚀掉所述第一介质层上的所述多晶硅，且沟槽里的多晶硅的表面需低于第一介质层的表面，多晶硅的表面可与外延层表面平行，或者低于外延层表面，或者高于外延层表面；Step7：淀积第二介质层覆盖所述第一介质层和所述沟槽里的多晶硅；Step8：刻蚀掉所述第一介质层上的所述第二介质层，仅保留所述沟槽多晶硅上的第二介质层；Step9：完全除去第一介质层；Step10：于所述主体区上掺杂离子形成源极区；Step11：淀积第三介质层，所述第三介质层覆盖所述源极区和所述第二介质层；Step12:无掩模版刻蚀第三介质层并于所述第二介质层及多晶硅侧壁形成侧墙；Step13:于所述源极区刻蚀形成接触沟槽，所述接触沟槽穿过所述源极区至所述主体区；Step14:于所述接触沟槽注入硼离子形成所述主体区的接触区域；Step15:于所述Step14...
【专利技术属性】
技术研发人员：黄平，鲍利华，顾海颖，
申请(专利权)人：上海朕芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。