半导体结构的制作方法及电子设备技术

本公开提供一种半导体结构的制作方法及电子设备，所述方法包括：提供半导体衬底，半导体衬底上形成有至少两个栅堆叠；在半导体衬底上淀积非晶碳层，非晶碳层覆盖栅堆叠；在非晶碳层上形成掩模图形，以露出目标部位的非晶碳层的顶表面；使用掩模图形作为刻蚀掩模，刻蚀该非晶碳层，以去除目标部位的非晶碳层并露出目标栅堆叠；以目标栅堆叠为掩模，对目标栅堆叠两侧的半导体衬底进行Halo离子注入，形成Halo离子注入区；进行后续加工形成半导体结构。本公开由于光刻胶不在栅极图案上直接涂布，因而不会在栅极断差处形成光刻胶残余，也就是说可以从根本上消除光刻胶残余对Halo离子注入的影响。子注入的影响。子注入的影响。

【技术实现步骤摘要】
半导体结构的制作方法及电子设备


[0001]本公开涉及半导体
，具体涉及一种半导体结构的制作方法及电子设备。

技术介绍

[0002]随着MOSFET器件尺寸不断缩小，MOSFET器件由于极短沟道而凸显了各种不利的物理效应，如短沟道效应(SCE)、漏致势垒降低效应(DIBL)、载流子效应(HCE)、源-漏穿通等，它们严重制约着器件性能的提高。其中SCE决定了能采用的器件沟道长度、阈值电压等，使得器件性能和可靠性退化，限制了特征尺寸的进一步缩小。
[0003]目前，Halo(晕环)离子注入是一种能够有效地抑制SCE的方法，Halo结构器件通过提高源/漏极区附近的局部掺杂浓度，阻止源/漏耗尽区向沟道区扩展而形成的电荷共享效应，降低延伸区的结深以及缩短沟道长度，使载流子分布更陡，防止源-漏穿通，减小结漏电流，提高栅控能力，降低阈值漂移，从而抑制SCE和DIBI效应。
[0004]半导体制造工艺中，在栅极图案(gate pattern)成型后进行Halo离子注入工艺，但是栅极图案成型后，由于栅堆叠和衬底之间存在断差，在断差上进行光刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有至少两个栅堆叠；在所述半导体衬底上淀积非晶碳层，所述非晶碳层覆盖所述栅堆叠；在所述非晶碳层上形成掩模图形，以露出目标部位的非晶碳层的顶表面；使用所述掩模图形作为刻蚀掩模，刻蚀该非晶碳层，以去除目标部位的非晶碳层并露出目标栅堆叠；以所述目标栅堆叠为掩模，对所述目标栅堆叠两侧的半导体衬底进行Halo离子注入，形成Halo离子注入区。2.根据权利要求1所述的方法，其特征在于，所述非晶碳层覆盖所述栅堆叠包括：形成在两个栅堆叠之间的所述非晶碳层内部存在空隙，其中，形成于栅堆叠侧壁表面的非晶碳层的厚度小于栅堆叠之间半导体衬底表面的非晶碳层的厚度。3.根据权利要求2所述的方法，其特征在于，所述方法还包括：进行退火，以...

【专利技术属性】
技术研发人员：南兑浩，李大烨，贺晓彬，丁明正，刘强，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：