垂直型二维沟道逻辑器件及其制备方法技术

本发明专利技术提供一种垂直型二维沟道逻辑器件及其制备方法。器件包括半导体基底、第一电极、二维沟道材料层、第二电极、栅极结构、绝缘材料层及补充电极材料层；第一电极、二维沟道材料层及第二电极均为环状结构，依次堆叠形成开孔；栅极结构绕设于二维沟道材料层的周向上，由内至外依次包括栅氧化层、栅介质层及功函数金属层；补充电极材料层填充于第二电极内侧，且与第二电极邻接；绝缘材料层填充于开孔内的剩余空间以及半导体基底和栅极结构之间的空间，且覆盖补充电极材料层，其中，第一电极为源极且第二电极为漏极，或第一电极为漏极且第二电极为源极。本发明专利技术有助于降低表面载流子散射和栅界面态，提高对沟道的控制，降低器件关断状态时的漏电。状态时的漏电。状态时的漏电。

【技术实现步骤摘要】
垂直型二维沟道逻辑器件及其制备方法


[0001]本专利技术涉及集成电路
，具体涉及一种半导体器件，特别是涉及一种垂直型二维沟道逻辑器件及其制备方法。

技术介绍

[0002]随着逻辑器件的微缩，传统结构已经不足以支撑摩尔定律的延续，各种新型器件结构，比如FinFET(鳍式场效应晶体管)/GAA(环栅晶体管)/CFET(互补栅晶体管)被陆续专利技术出来。另外，VFET(垂直晶体管)也被认为是延续摩尔定律的方向之一。VFET将器件的结构往垂直方向发展，可以降低单个器件的占地面积，从而提高整个器件的密度。但随着微缩的进行，器件沟道长度越来越短，导致沟道层对沟道的控制越来越难。在更薄沟道中迁移限制了电流流动的路径，这限制了器件关闭时载流子漏电的机会。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种垂直型二维沟道逻辑器件及其制备方法，用于解决现有技术中因器件尺寸不断微缩，器件沟道越来越短，导致沟道层对沟道的控制越来越难，限制了器件关闭时载流子漏电的机会等问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种垂直型二维沟道逻辑器件的制备方法，包括步骤：
[0005]提供半导体基底，于所述半导体基底上依次形成第一电极材料层、虚拟沟道材料层及第二电极材料层；
[0006]形成第一开孔，所述第一开孔自所述第二电极材料层向下延伸到所述第一电极材料层内；
[0007]于所述第一开孔中填充第一绝缘材料层；
[0008]对所述第一开孔外围的第二电极材料层、虚拟沟道材料层及第一电极材料层进行刻蚀直至显露出所述半导体基底，以对应形成环绕于所述第一绝缘材料层周向上的第二电极、虚拟沟道层和第一电极，第一电极为源极且第二电极为漏极，或第一电极为漏极且第二电极为源极；
[0009]去除所述虚拟沟道层；
[0010]形成二维沟道材料层，所述二维沟道材料层位于所述虚拟沟道层所在的位置，并上下延伸到所述第一电极材料层和第二电极材料层的表面；
[0011]形成第二绝缘材料层，所述第二绝缘材料层绕设于所述第一电极的周向上；
[0012]于对应所述虚拟沟道层的二维沟道材料层的周向上形成栅极结构，所述栅极结构由内之外依次包括栅氧化层、栅介质层层和功函数金属层；
[0013]形成第三绝缘材料层，所述第三绝缘材料层覆盖所述栅极结构和第一开孔；
[0014]于第三绝缘材料层中形成第二开孔，所述第二开孔向下延伸到所述第一开孔对应所述第二电极的区域；
[0015]于所述第二开孔内形成补充电极材料层，所述补充电极材料层与所述第二电极相邻接；
[0016]形成第四绝缘材料层，所述第四绝缘材料层覆盖所述第二开孔和第三绝缘材料层。
[0017]可选地，所述第一绝缘材料层、第二绝缘材料层、第三绝缘材料层和第四绝缘材料层中的一个或多个包括氧化硅层，形成氧化硅层的方法包括气相沉积法。
[0018]可选地，形成所述栅氧化层和栅介质层的方法包括原子层沉积法。
[0019]可选地，所述制备方法还包括在形成所述第三绝缘材料层前，对所述功函数金属层进行局部减薄的步骤。
[0020]可选地，所述栅氧化层延伸到所述第一电极和第二绝缘材料层的表面。
[0021]可选地，所述栅介质层延伸到第二绝缘层的表面。
[0022]可选地，第一电极材料层、第二电极材料层和补充电极材料层的材质包括SiC、多晶硅和SiGe中的一种或两种，形成方法包括外延法或气相沉积法。
[0023]可选地，所述虚拟沟道材料层的材质包括硅、锗化硅和锗中的一种。
[0024]可选地，所述二维沟道材料层包括MoS2和WS2中的一种或两种。
[0025]可选地，形成所述补充电极材料层后还包括进行表面平坦化，以使所述补充电极材料层的上表面和第二电极的上表面相平齐的步骤。
[0026]可选地，所述制备方法还包括在形成所述第四绝缘材料层后形成多个引出电极的步骤，所述多个引出电极分别垂直连接至所述功函数金属层、第二电极和半导体基底。
[0027]本专利技术还提供一种垂直型二维沟道逻辑器件，包括半导体基底、第一电极、二维沟道材料层、第二电极、栅极结构、绝缘材料层及补充电极材料层；所述第一电极、二维沟道材料层及第二电极均为环状结构，且在所述半导体基底上依次堆叠而形成开孔；所述栅极结构绕设于所述二维沟道材料层的周向上，所述栅极结构由内至外依次包括栅氧化层、栅介质层及功函数金属层；所述补充电极材料层填充于所述第二电极内侧，且与所述第二电极邻接；所述绝缘材料层填充于所述开孔内的剩余空间以及所述半导体基底和所述栅极结构之间的空间，且覆盖所述补充电极材料层，其中，第一电极为源极且第二电极为漏极，或第一电极为漏极且第二电极为源极。
[0028]可选地，所述开孔的形貌包括圆形、椭圆形和方形中的任意一种。
[0029]可选地，所述垂直型二维沟道逻辑器件包括NNN型、PPP型、NPN型和PNP型器件中的任意一种。
[0030]可选地，所述二维沟道材料层的厚度小于所述第一电极和第二电极的厚度，所述栅极结构与所述第一电极与第二电极之间均具有间距。
[0031]可选地，所述垂直型二维沟道逻辑器件还包括多个引出电极，所述多个引出电极分别垂直连接至所述功函数金属层、第二电极和半导体基底。
[0032]如上所述，本专利技术的垂直型二维沟道逻辑器件及其制备方法，具有以下有益效果：本专利技术利用二维材料具有较高的电子迁移率，其本征表面无悬挂键等特点作为沟道材料，且设计全包围栅结构绕设在沟道层的周向，有助于降低表面载流子散射和栅界面态，提高对沟道的控制，降低器件关断状态时的漏电，可在助力器件进一步小型化的同时确保器件性能。本专利技术的二维沟道逻辑器件的制备方法简单易行，有助于降低器件成本和提高生产
良率。
附图说明
[0033]图1
‑
20显示为本专利技术的垂直型逻辑器件在制备过程的各步骤中所呈现出的截面结构示意图。
[0034]图21显示为图20沿AA
’
线方向的俯视结构示意图。
[0035]元件标号说明
[0036]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体基底
[0037]11a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
底硅层
[0038]11b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
中间绝缘层
[0039]11c
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顶硅层
[0040]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一电极
[0041]12a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一电极材料层
[0042]13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
虚拟沟道层...

【技术保护点】

【技术特征摘要】
1.一种垂直型二维沟道逻辑器件的制备方法，其特征在于，包括步骤：提供半导体基底，于所述半导体基底上依次形成第一电极材料层、虚拟沟道材料层及第二电极材料层；形成第一开孔，所述第一开孔自所述第二电极材料层向下延伸到所述第一电极材料层内；于所述第一开孔中填充第一绝缘材料层；对所述第一开孔外围的第二电极材料层、虚拟沟道材料层及第一电极材料层进行刻蚀直至显露出所述半导体基底，以对应形成环绕于所述第一绝缘材料层周向上的第二电极、虚拟沟道层和第一电极，第一电极为源极且第二电极为漏极，或第一电极为漏极且第二电极为源极；去除所述虚拟沟道层；形成二维沟道材料层，所述二维沟道材料层位于所述虚拟沟道层所在的位置，并上下延伸到所述第一电极材料层和第二电极材料层的表面；形成第二绝缘材料层，所述第二绝缘材料层绕设于所述第一电极的周向上；于对应所述虚拟沟道层的二维沟道材料层的周向上形成栅极结构，所述栅极结构由内至外依次包括栅氧化层、栅介质层层和功函数金属层；形成第三绝缘材料层，所述第三绝缘材料层覆盖所述栅极结构和第一开孔；于第三绝缘材料层中形成第二开孔，所述第二开孔向下延伸到所述第一开孔对应所述第二电极的区域；于所述第二开孔内形成补充电极材料层，所述补充电极材料层与所述第二电极相邻接；形成第四绝缘材料层，所述第四绝缘材料层覆盖所述第二开孔和第三绝缘材料层。2.根据权利要求1所述的制备方法，其特征在于，所述第一绝缘材料层、第二绝缘材料层、第三绝缘材料层和第四绝缘材料层中的一个或多个包括氧化硅层，形成氧化硅层的方法包括气相沉积法；形成所述栅氧化层和栅介质层的方法包括原子层沉积法。3.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括在形成所述第三绝缘材料层前，对所述功函数金属层进行局部减薄的步骤。4.根据权利要求1所述的制备方法，其特征在于，所述栅氧化层延伸到所述第一电极和第二绝缘材料层的表面，所述栅介质层延伸到第二绝缘层的表面。5.根据权利要求1所述的制备方法，其特征在于，第一电极材料层、第...

【专利技术属性】
技术研发人员：刘金营，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：