使用金属氧化物形成双重栅极氧化物器件的方法及其合成器件技术

使用单层高ｋ电介质层，优选使用金属氧化物，形成具有两种不同栅极电介质厚度的半导体器件（１０）。在用于更高的电压需要的器件的区，例如Ｉ／Ｏ区（２４）中形成较厚的第一栅极电介质（１６）。在用于更低的电压需要的器件的区，例如磁心器件区（２２）中形成较薄的第二栅极电介质（２０）。优选第一和第二电介质为二氧化硅或氮氧化硅。在两种电介质上淀积金属氧化物（２６），随后是栅电极材料（２８）的淀积。通过使用单层金属氧化物层以形成每个晶体管的栅极电介质堆栈，与高质量二氧化硅或氮氧化硅电介质层一起，可避免与金属氧化物的选择性蚀刻有关的问题，如与金属氧化物与损坏或处理的表面之间的各种界面有关的问题。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器件，更具体地涉及一种形成为具有双重栅极电介质厚度并使用例如金属氧化物的高-K栅极电介质材料的半导体器件。
技术介绍
在集成电路的制造中，通常需要在相同的半导体衬底或晶片上形成具有不同栅极电介质厚度的晶体管。例如，用于输入/输出(I/O)器件的晶体管需要比例如用于磁心逻辑的晶体管更厚的栅极电介质。用于形成不同厚度的常规工艺称为DGO工艺，其代表双重栅极氧化物。在常规DOG工艺中，形成“厚”二氧化硅层(例如用于I/O器件)，并使用抗蚀剂掩膜来遮蔽I/O区中的厚二氧化硅层。然后蚀刻掉厚二氧化硅层，或换句话说自非遮蔽区移去厚二氧化硅层，其为应形成磁心逻辑器件的区。移去掩膜且接着在磁心逻辑器件区上生长薄的二氧化硅层。然后在衬底上淀积栅极电极材料，一般为多晶硅，在这一点包括两种不同厚度的栅极电介质。然后将栅极电极材料和栅极电介质图形化，并蚀刻以形成每个晶体管的栅电极和氧化物堆栈。作为生产具有两种不同栅极电介质厚度的晶体管的可制造的和成本效率的方法，在该产业中，上述的DGO工艺获得了肯定。但是由于晶体管尺寸的缩小，半导体产业转而以例如金属氧化物的高K电介质材料(即，具有更高介电常数的电介质)替代传统二氧化硅栅极电介质。但是因为在硅衬底上金属氧化物不能如二氧化硅般热生长，因此在常规DGO工艺中，如果技术人员企图仅仅以金属氧化物替代二氧化硅，则存在与以多重金属氧化物淀积物形成不同氧化物厚度相关以及与金属氧化物的蚀刻相关的问题。此外，在半导体制造工艺中，需要以金属氧化物或其它高K电介质材料达到双重栅极电介质厚度。附图说明通过例证描述本专利技术，本专利技术不被附图所限制，其中同样的参考符号指相似的元件，其中图1-4是依照本专利技术的一个实施例描述随着其经受的工艺而形成具有两种栅极电介质厚度(例如一种厚度用于磁心器件，且一种用于I/O器件)的半导体器件的部分截面图；图5是依照本专利技术的另一个实施例、在其中形成三个不同栅极电介质厚度而形成的半导体器件的部分截面图；和图6是依照本专利技术的又一个实施例、在其中使用金属氧化物层堆栈而不是单层金属氧化物层作为用于每种将形成的类型的器件的栅极电介质部分(例如用于磁心器件和I/O器件)而形成的半导体器件的部分截面图。本领域技术人员应理解，为了简明和清楚而描述附图中的元件，元件不必按比例画出。例如，可相对于其它元件放大附图中某些元件的尺寸，以帮助增进对本专利技术的实施例的理解。具体实施例方式本专利技术整合高K电介质材料，优选金属氧化物，在双重栅极工艺程序中，使用单层金属氧化物淀积物来形成不同厚度的多重栅极电介质堆栈。依据本专利技术，在制备的衬底表面上形成金属氧化物，其在衬底的两个不同区域(例如磁心逻辑区和I/O区)之间，该衬底已具有氧化物厚度当量(equivalent oxide layer)(EOT)差。例如，在两种不同厚度的二氧化硅或氮氧化硅上淀积单层金属氧化物层。因此，不需要将金属氧化物选择性地蚀刻至需要栅极质量表面的硅衬底下面(其可破坏衬底表面)。而且依据本专利技术，单层金属氧化物层形成具有高质量的二氧化硅或氮氧化硅层界面，因为相反于具有硅表面的界面，该硅表面已被破坏，或换句话说因为以金属氧化物电介质、使用常规DGO工艺方法的结果处理。由此，由于污染物或破坏的表面的结果而造成界面的不规则性，依照本专利技术形成的器件不具有退化的性能，例如漏电流。现在参照图1-4，依照本专利技术的一个实施例制造半导体器件10。如图1所示，半导体器件10包括半导体衬底12，其在优选实施例中为单晶硅衬底(且有时称为晶片)，但是其可替代由其它半导体衬底材料形成。在衬底12中，为了将即将形成的各个单个器件电隔离，以常规方法形成沟槽隔离区14，优选浅沟槽隔离区。当形成沟槽隔离区14之后，在衬底12上形成第一栅极电介质16。第一栅极电介质16优选为二氧化硅或氮氧化硅，优选依照常规习惯通过热氧化而形成。栅极电介质16的厚度由将在I/O区24中形成的器件的具体器件需要来决定，在下面将进一步解释，但是通常在30-50(3-5nm)的范围内。当形成第一栅极电介质16之后，在衬底上形成(光致)抗蚀剂掩膜18以遮蔽掉部分第一栅极电介质层。如图1所示，半导体器件10包括两个不同的器件区，即磁心器件区22和I/O器件区24。操作中，在磁心器件区22中将形成的器件需要更薄的栅极电介质，其操作比例如在I/O器件区24中将形成的I/O器件更低的电压，该I/O器件可承受用于I/O操作所需的更高的电压。此外，形成抗蚀剂掩膜18以保护部分第一栅极电介质16，其将部分地作为用于更高电压I/O器件的栅极电介质。其它电介质材料可替代用于第一栅极电介质16。由于对这些材料的工业理解、形成高栅极质量膜的能力和由于其可通过选择性地生长技术而不需要均厚淀积及蚀刻步骤来形成，二氧化硅和氮氧化硅是具有吸引力的选择。接着蚀刻半导体器件10以移去磁心器件区22中第一栅极电介质16的无保护部分，如图2所示。接着移去抗蚀剂掩膜18，并在磁心器件区22内的衬底12的暴露部分上形成第二栅极电介质20。优选实施例中，第二栅极电介质20也是二氧化硅或氮氧化硅，但是与第一栅极电介质16相似，可使用其它材料。依照常规惯例，可通过热氧化和/或化学氧化来形成第二栅极电介质。栅极电介质20的厚度也由下面将进一步解释的在磁心器件区22中将形成的器件的具体器件需要来决定，但是通常4-12(0.4-1.2nm)的范围内。由于第二栅极电介质20非常薄，使用热氧化工艺难以恰当地控制厚度或得到足够质量的氧化物，由此化学氧化是有用的。例如，通过在臭氧水(ozonatedwater)中清洗衬底，通过生长薄氧化物可形成薄的电介质。可使用热处理和化学处理的组合来形成第二电介质20。对于第二栅极电介质20来说，由于将衬底暴露在周围环境中或其它含氧环境中的结果、其为在衬底12上生长的天然氧化物就足够了。在另一个实施例中，例如可通过原子层淀积来淀积第二栅极电介质20。在形成第二栅极电介质20的进程中，取决于用来形成第二栅极电介质20的技术，可改变第一栅极电介质16的厚度，并应当考虑第一栅极电介质16的原始淀积或生长厚度的选择。但是，除非在第一栅极电介质16上淀积第二栅极电介质20，而不是通过衬底表面的热反应或化学反应来形成第二栅极电介质20，通常不预先考虑第一栅极电介质16的厚度将重大地改变。现在形成了两种不同厚度的栅极电介质，在半导体器件10上淀积高K电介质(通常k＞4，优选k＞6，且更优选k＞7)。在优选实施例中，该高k电介质为金属氧化物，例如图3所示的金属氧化物26。用于金属氧化物26的适当材料优选地包括氧化铪(HfO2)，硅化铪(HfxSiyOz)，或铝酸镧(LaAlO3)，但是氧化镧、铝酸铪、氧化锆和硅化锆及其它类似材料，也是适合的高k电介质。高K电介质层的厚度将取决于衬底的每个区中(磁心区和I/O区)具体器件的需要，但是通常相信金属氧化物的厚度位于大约15-50(1.5-5.0nm)之间。第一栅极电介质16和第二栅极电介质20的下层厚度也将影响高k电介质的厚度的选择。可选择高k电介质的厚度，由此当加上第一栅极电介质16(I/O器件电介质)厚度或第二栅极电介质20(磁心器件电介质)厚度的EO本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，包括：提供半导体衬底；形成覆盖半导体衬底的第一栅极电介质层；移去覆盖半导体衬底的第一区的部分第一栅极电介质层；形成覆盖半导体衬底的第一区的第二栅极电介质层；和形成覆盖第一栅极 电介质层和第二栅极电介质层的金属氧化物层。

【技术特征摘要】
【国外来华专利技术】US 2002-8-15 10/219,5221.一种形成半导体器件的方法，包括提供半导体衬底；形成覆盖半导体衬底的第一栅极电介质层；移去覆盖半导体衬底的第一区的部分第一栅极电介质层；形成覆盖半导体衬底的第一区的第二栅极电介质层；和形成覆盖第一栅极电介质层和第二栅极电介质层的金属氧化物层。2.如权利要求1的方法，其中第一栅极电介质层包括选自由氧化硅和氮氧化硅构成的组的材料。3.如权利要求1的方法，其中第二栅极电介质层包括选自由氧化硅和氮氧化硅构成的组的材料。4.如权利要求1的方法，其中金属氧化物层包括选自由二氧化铪、硅化铪和铝酸镧构成的组的材料。5.如权利要求1的方法，还包括形成覆盖金属氧化物层的栅极层；和将栅极层、金属氧化物层、第一栅极电介质层和第二栅极电介质层图形化，以形成第一栅极堆栈和第二栅极堆栈。6.如权利要求5的方法，其中在磁心逻辑器件中使用第一栅极堆栈，且在I/O器件中使用第二栅极堆栈。7.如权利要求1的方法，还包括移去覆盖半导体衬底的第二区的部分第二栅极电介质层；和形成覆盖半导体衬底的第二区的第三栅极电介质层；其中，形成金属氧化物层包括形成覆盖第一栅极电介质层、第二栅极电介质层和第三栅极电介质层的金属氧化物层。8.如权利要求1的方法，其中第一和第二电介质层具有不同的厚度。9.一种形成半导体器件的方法，包括提供半导体衬底；形成覆盖半导体衬底的第一电介质材料，其中覆盖半导体衬底的第一区的第一电介质材料的第一部分具有第一厚度，且覆盖半导体衬底的第二区的第一电介质材料的第二部分具有与第一厚度不同的第二厚度；形成覆盖第一电介质材料的高k电介质层；形成覆盖高k电介质...

【专利技术属性】
技术研发人员：大卫C吉尔默，克里斯托佛C霍布斯，曾兴黄，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]