半导体器件的制造方法技术

本发明专利技术涉及一种半导体装置的制造方法。在形成ＰＬＺＴ膜（３０）作为电容器电介质膜的原料膜之后，在ＰＬＺＴ膜（３０）上形成上部电极膜（３１）。上部电极膜（３１）由相互组成不同的２层ＩｒＯｘ膜构成。接着进行对半导体基板（１１）的背面的清洗。而且、在上部电极膜（３１）上形成Ｉｒ粘合膜（３２）。此时基板温度在４００℃或４００℃以上。然后，依次形成作为硬质掩模的ＴｉＮ膜以及ＴＥＯＳ膜。在这样的方法中，为了形成Ｉｒ粘合膜（３２）将半导体基板（１１）的温度保持在４００℃或４００℃以上，所以使背面清洗之后残留在上部电极膜（３１）上的碳元素排放到处理室内。由此，提高了之后形成的ＴｉＮ膜和Ｉｒ粘合膜（３２）之间的粘附性，使得ＴｉＮ膜不易发生剥离。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及适于使用集中蚀刻的强电介质电容器的制造的半导体装置的制造方法。
技术介绍
强电介质存储器(FeRAM)是利用强电介质的磁滞特性来存储信息的。强电介质存储器中，在每个存储单元上设置有强电介质电容器，该电容器具有强电介质膜作为1对电极之间的电容器电介质膜。在强电介质中，根据施加在电极之间的电压产生极化，即使去除了施加电压，仍然残留有自发极化。此外，如果施加电压的极性翻转，自发极化的极性也发生翻转。因此，可以根据检测出的自发极化来读取信息。即使对于强电介质存储器，也和其他的半导体设备一样，需要减小单元面积。强电介质存储器的结构上主要分为，平面结构和叠式结构，叠式结构比平面结构的单元面积小。叠式结构是、在每个单元上设置的场效应晶体管的漏极上形成的插头的正上方形成电容器的结构。换句话说、在W插头的正上方依次叠层形成阻挡金属膜，下部电极，强电介质膜以及上部电极。阻挡金属膜承担着抑制来自上层的向W插头的氧的扩散的任务。作为阻挡金属膜的材料可以使用TiN，Ir，IrO2，Pt以及SRO(SrRuO3)的组合。但是，在阻挡金属膜的材料中，由于多按其原样使用还能起到下部电极的功能，所以不能将阻挡金属膜和下部电极进行明确的区分。作为使阻挡金属膜和下部电极膜合适的结构，有这样的结构，即、将Ir膜，IrO2膜，Pt膜，PtO膜以及Pt膜依次叠层的结构。为了对应于设备的微小化的要求，优选使得构成电容器的各个膜的侧面没有倾斜的，以接近垂直的形状进行蚀刻的技术方案。作为这样的蚀刻方法，有对各个膜集中蚀刻的方法，对上部电极膜和强电介质膜进行集中蚀刻的方法。为了利用集中蚀刻形成叠式结构的强电介质电容器，需要采用硬质掩模的蚀刻方式。这是因为有机系列的抗蚀掩模和强电介质膜之间的选择性很低。作为在集中蚀刻中采用的硬质掩模的材料，广泛采用SiO2，SiN以及TiN等。这些当中，由于TiN在使用将氧添加到卤素中的气体所进行的蚀刻中，几乎不被蚀刻，所以适合作为形成强电介质电容器的时候的蚀刻用掩模材料。然而，在使用将氧添加到卤素中的气体所进行的蚀刻中，在进行强电介质膜的蚀刻的时候显著的降低了蚀刻率。由此，在进行强电介质膜的蚀刻时，使用上述的气体从生产率方面来看，并不优选。与此相反，在TiN膜上形成用SiO2膜形成的叠层结构的硬质掩模，用SiO2膜作为掩模直到对强电介质膜进行蚀刻，如果在下部电极膜的蚀刻中用TiN膜作为掩模，则生产率高。而且，在将构成强电介质电容器的各个膜进行叠层之后，为了除去在形成接触孔等的时候所形成的有机系抗蚀膜的残渣，需要对晶片的背面(内表面)进行清洗。然而，在进行采用上述那样的叠层结构的硬质掩模的集中蚀刻的场合，即使生产率高，在形成TEOS(四乙基正硅酸盐(tetra ethyl ortho silicate))时，在晶片的整个面的范围内产生上部电极膜和硬质掩模之间的剥离，在晶片的边缘部中的下部电极膜以及阻挡金属膜内也产生剥离。此外，在进行集中蚀刻的时候和除去硬质掩模的时候，还容易产生电容器的归零。即、构成电容器的上部电极，电容器电介质膜等没有完全被剥离。另一方面、在特开2001-135798号公报中公开了一种，为通过在形成金属配线之后的热处理来抑制强电介质电容器的特性劣化，在与上部电极连接的配线层中采用了金属硅酸盐层的结构。这种结构中，作为上部电极，使用IrOx膜以及Ir膜的叠层体。此外，为了进行电容器元件的制造，对上部电极膜用平板印刷法(抗蚀掩模)以及干性蚀刻法进行图形成形，之后，再对强电介质膜以及下部电极膜用平板印刷法以及干性蚀刻法进行图形成形。然而，这样的在先的制造方法中，没有对上部电极膜，强电介质膜以及下部电极膜进行集中蚀刻，就是进行了集中蚀刻，也仍然需要硬质掩模。由此，没有解决上述那样的剥落的问题。专利文件1特开2001-135798号公报
技术实现思路
本专利技术的目的在于提供一种可以抑制膜的剥离的。本申请专利技术人对在过去的制造方法中产生剥离的原因进行了调查，在清洗晶片的背面(内表面)之后，在上部电极膜上仍然残留有碳，这些碳构成该原因，在晶片的中央部的上部电极膜和硬质掩模之间能够发现产生了剥离。此外，本申请专利技术人，还发现在晶片的边缘部中，存在将PtOx膜和IrOx膜直接连接的部分，如果在制造途中该部分中有比较大的应力作用，则会从该部分发生剥离。比如本申请专利技术人对进行背面清洗的2种静片用TDS(升温脱离气体分光法Thermal Desertion Spectroscopy)进行分析。此时，对一个晶片，在背面清洗之后，在200℃的氧气环境中进行30秒钟的灰化处理(ashing)，据比进行分析，对另一个晶片，并不进行上述的灰化处理的进行分析。分析的结果如图1A以及图1B所示。图1A是表示分子量为28的物质(CO以及C2H2等)的分析结果的曲线，图1B是表示分子量为44的物质(CO2等)的分析结果的曲线。图1A以及图1B中的◆是表示进行了灰化处理的晶片的结果，■是表示没有进行灰化处理的晶片的结果。在没有进行灰化处理的晶片中，如图1A以及图1B所示、在350℃附近明确出现含有碳的气体的脱出高峰。与此相反、在进行了灰化处理的晶片中，如图1A以及图1B所示，几乎没有出现含有碳的气体的脱出高峰。这样的事实表明，在进行对背面清洗之后，在晶片的表面仍然残留有碳。此外，本申请专利技术人，用扫描型电子显微镜(SEM)对晶片的周边部的剖面进行了观察。图2A以及图2B是表示晶片的周边部的剖面的SEM照片的图。在下部电极以及电容器电介质膜中，在IrOx膜和PtO膜的边界处产生剥离。此外，在上部电极和硬质掩模中，上部电极IrOx膜和构成硬质掩模的TiN膜之间的边界面中产生剥离。如图2A以及图2B所示，在热氧化膜(SiO2膜)(FOX)上形成IrOx膜(厚度200nm)，而且还在其上形成TiN膜以及TEOS膜作为硬质掩模的场合，在周边部中的热氧化膜和IrOx膜之间的边界面上产生剥离。据认这是由于不仅IrOx膜和TiN膜之间的粘合性低，而且在周边部的IrOx膜的厚度还薄到40nm具有比较强的应力作用的原因。本申请是基于这样的试验结果和认识而做出的专利技术。本专利技术的中，在半导体基板的上方，形成强电介质膜作为强电介质电容器的电容器电介质膜的原料膜。然后、在上述强电介质膜上形成上部电极膜作为上述强电介质电容器的上部电极的原料膜。接着、在上述上部电极膜上形成含有贵金属元素的掩模粘合膜。之后，在上述掩模粘合膜上形成硬质掩模。而且、利用上述硬质掩模对上述上部电极膜以及上述强电介质膜进行蚀刻。附图说明图1A是表示对分子量28的物质的分析结果的曲线，图1B是表示对分子量44的物质的分析结果的曲线。图2A以及图2B是表示晶片的周边部的剖面的SEM照片的图。图3是表示用本专利技术的实施方式的方法制造的强电介质存储器(半导体器件)的存储单元布局的结构的电路图。图4A以及图4E是按照工序顺序来表示本专利技术的实施方式的强电介质存储器(半导体器件)的制造方法的剖面图。图5是表示本专利技术的第2实施方式的强电介质存储器(半导体器件)的制造方法的剖面图。图6是表示开关特性的检查结果的图。图7是表示本专利技术的第3实施方式的强电介质存储器(半导体器件)的制造方法的剖面图。具体实施例方本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，具有：在半导体基板的上方形成强电介质膜作为强电介质电容器的电容器电介质膜的原料膜的工序，在上述强电介质膜上形成上部电极膜作为上述强电介质电容器的上部电极的原料膜的工序，在上述上部 电极膜上形成含有贵金属元素的掩模粘合膜的工序，在上述掩模粘合膜上形成硬质掩模的工序，利用上述硬质掩模对上述上部电极膜以及上述强电介质膜进行蚀刻的工序。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，具有在半导体基板的上方形成强电介质膜作为强电介质电容器的电容器电介质膜的原料膜的工序，在上述强电介质膜上形成上部电极膜作为上述强电介质电容器的上部电极的原料膜的工序，在上述上部电极膜上形成含有贵金属元素的掩模粘合膜的工序，在上述掩模粘合膜上形成硬质掩模的工序，利用上述硬质掩模对上述上部电极膜以及上述强电介质膜进行蚀刻的工序。2.如权利要求1所述半导体器件的制造方法，其特征在于在形成上述上部电极膜的工序与形成上述掩模粘合膜的工序之间，具有清洗上述半导体器件的内表面的工序。3.如权利要求1所述的半导体器件的制造方法，其特征在于形成上述掩模粘合膜的工序具有将上述半导体基板加热到400℃或400℃以上的工序。4.如权利要求2所述的半导体器件的制造方法，其特征在于形成上述掩模粘合膜的工序具有将上述半导体基板加热到400℃或400℃以上的工序。5.如权利要求1所述的半导体器件的制造方法，其特征在于在形成上述强电介质膜的工序之前，具有在上述半导体基板的上方形成下部电极膜作为强电介质电容器的下部电极的原料膜的工序，将上述强电介质膜形成在上述下部电极膜上。6.如权利要求2所述的半导体器件的制造方法，其特征在于在形成上述强电介质膜的工序之前，具有在上述半导体基板的上方形成下部电极膜作为强电介质电容器的下部电极的原料膜的工序，将上述强电介质膜形成在上述下部电极膜上。7.如权利要求5所述的半导体器件的制造方法，其特征在于在对上述上部电极膜以及上述强电介质膜进行蚀刻的工序中，利用上述硬质掩模对上述下部电极膜也进行蚀刻。8.如权利要求6所述的半导体器件的制造方法，其特征在于在对上述上部电极膜以及上述强电介质膜进行蚀刻的工序中，利用上述硬质掩模对上述下部电极膜也进行蚀刻。9.如权利要求1所述的半导体器件的制造方法，其特征在于形成从Ir膜、Ru膜、Rh膜以及Pd膜构成的组中选择的一种膜，作为上述掩模粘合膜。10.如权利要求1所述的半导体器件的制造方法，其特征...

【专利技术属性】
技术研发人员：王文生，安藤崇志，彦坂幸信，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]