氮化硅电荷捕获存储器件制造技术

本发明专利技术是一种擦除氮化物存储器件的方法及系统。在本发明专利技术的一个实施例中，在半导体衬底（５２０）中形成隔离的Ｐ型阱（５１０）。在该隔离的Ｐ型阱（５１０）中形成多个Ｎ型杂质集中区（５５０、５５５），且在这些Ｎ型杂质集中区（５５０、５５５）的两个之间制造氮化物存储单元（５６０）。最后，将电气接触（５９０）连接到该隔离的Ｐ型阱（５１０）。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的领域。更具体而言，本专利技术的各实施例是关于一种用于擦除存储器件的方法和系统。
技术介绍
闪存是一种可重写的电子存储器媒体，且此种电子存储器媒体在没有电力消耗的情形下仍可保存其内容。闪存器件通常具有10万至30万次写入周期的使用寿命。与可擦除单一字节的动态随机存取存储器(Dynamic Random Access Memory；简称DRAM)器件以及静态随机存取存储器(Static Random Access Memory；简称SRAM)器件不同，闪存器件通常以固定的多位区块(block)或扇区(sector)为单位而被擦除和写入。闪存技术使从可在原位置进行擦除的电可擦除可编程只读存储器(Electrically Erasable Programmable Read Only Memory；简称EEPROM)芯片技术发展而来。闪存器件具有较低的成本及较高的组件密度，这意味着闪存器件的每一单位面积可存放更多的数据。这种新的EEPROM类型已发展成一种结合了可擦除可编程只读存储器(Erasable Programmable Read Only Memory；简称EPROM)的高组件密度以及EEPROM的可以电擦除的这两项优点的重要非易失性存储器。以一种将单一位的信息储存在每一存储单元的存储单元结构来建构传统的闪存器件。图1是示例的闪存器件的横剖面图。存储器件100包含金属氧化物半导体(Metal Oxide Semiconductor；简称MOS)晶体管结构，该结构具有在衬底110中的源极101、漏极102、和沟道区103、以及在该沟道103之上的堆叠式栅极结构104。该堆叠式栅极104可进一步包含形成在衬底110的表面上的薄栅极介电层105(有时被称为隧道氧化物层)。堆叠式栅极104也包含在隧道氧化物105之上的多晶硅浮栅极106、以及在浮栅极106之上的多晶硅间介电层107。多晶硅间介电层107通常是诸如具有两个氧化物层以及夹在这两个氧化物层之间的氮化物层的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；简称ONO)层等的多层绝缘体。最后，多晶硅控制栅极108位于该多晶硅间介电层107之上。共同的字线以典型的NOR配置将控制栅极108连接到一行的此种存储单元。此外，由共同的位线将一行的漏极区102连接在一起。当将电压施加到控制栅极108时，在沟道103中形成了电场，且可在源极101与漏极102之间传导电流。每一存储单元的源极101通常连接到共同的源极端。在操作中，利用周围的译码器和控制电路而经由各自的位线和字线寻址到个别的闪存单元，以便编程(写入)、读取、或擦除该存储单元。通常，将高的正电压施加到控制栅极108，将源极101连接到接地点，并将漏极102连接到正电压，而以“沟道热电子注入”法编程此种单一位的堆叠式栅极闪存单元。跨越沟道区两端而形成的高电场会使电子向漏极区加速推进，并将足够的能量施加到这些电子，而使这些电子成为热电子。这些热电子被散射(例如，通过沟道区中的衬底的杂质或衬底晶格结构)，且由控制栅极正电压所建立的垂直电场使其改向朝向浮栅极。如果这些电子有足够的能量，则这些电子可穿隧通过栅极氧化物105而进入浮栅极106，且被捕获在浮栅极106中。此种现象改变了存储单元100的临界电压VT，并因而改变了存储单元100的沟道电导。为了要擦除典型的单一位堆叠式栅极闪存单元，将电压(例如10至12伏)施加到源极101，并将控制栅极108保持在负电位，且可让漏极102浮接。在这些条件下，在隧道氧化物105两端且在浮栅极106与源极101之间产生了电场。原先被捕获在浮接栅极106中的电子朝向浮栅极106中在源极区101之上的部分流动，并群集在该部分中。这些电子然后从浮栅极106离开，并在Fowler-Nordheim隧道效应下经由隧道氧化物105而进入源极区101。当从浮栅极106移开这些电子时，即擦除了存储单元100。最近，已提出了可将两位的信息储存在单一存储器件的两个独立存储单元中的氮化物只读存储器(Nitride Read Only Memory；简称NROM)器件(也被称为双位闪存)。该NROM器件使用所谓的虚地结构，其中该器件中的一个存储单元的源极用作另一存储单元的漏极。图2示出了示意性的现有技术的氮化物只读存储器件200。存储器件200包含氮化硅层201，该氮化硅层201配置在上二氧化硅层202与下二氧化硅层203之间，而这三层构成ONO层204。多晶硅层205设在该ONO层204之上，且用作存储器件200的字线。第一位线206及第二位线207设在ONO层204之下。存储器件200位于P型衬底208上，且利用N+注入物构成位线206及207的导电部分，因而当将偏压施加到这些位线时，跨越该P型衬底208形成了沟道209。存储器件200是单一的晶体管，该晶体管具有利用位线206及207形成的可交换的源极和漏极部分，且栅极被形成为多晶硅字线205的一部分。氮化硅层201形成电荷捕获层。将适当的电压施加到用作漏极端的其中一条位线，并将适当的电压施加到栅极(例如多晶硅层205)，且将用作源极端的位线接地，而完成对一存储单元的编程。该电压沿着沟道209而产生电场，使电子加速，并从衬底层208跃进该氮化硅层201，而此种现象被称为热电子注入(hot electron injection)。因为这些电子在漏极上得到大部分的能量，所以这些电子被捕获且保持储存在氮化硅层201中的ONO/位线结附近。因为氮化硅层201不导电，所以可使第一电荷注入到氮化硅层201中位线206和ONO层204的结附近，且该第一电荷被储存为左位210。同样地，可注入第二电荷，且该第二电荷可以与该第一电荷分离的方式被储存在氮化硅层201中位线207和ONO层204的结附近，且该第二电荷被储存为右位211。氮化物只读存储器件200是对称的，可允许漏极和源极相互交换。因此，当编程左位210时，位线206可用作漏极端，且位线207可用作源极端。同样地，当编程右位211时，位线207可用作漏极端，且位线206可用作源极端。氮化物只读存储器件200的擦除涉及隧道增强式热空穴(TunnelingEnhanced Hot Hole；简称TEHH)注入过程，其中空穴被注入到储存有电荷的氮化物层区域。例如，将负的高电压施加到控制栅极(例如多晶硅层205)，并将正的高电压施加到位线206和207的其中之一或两者，因而将造成空穴进入氮化硅层201，并在氮化硅层201中与所储存的电子复合。然而，热空穴注入可能损及氧化物层203，尤其是在重复的编程/擦除周期之后，可能会损及ONO层204与位线206及207的结区。此外，很难准确地控制电子和空穴注入到氮化物层201中的位置。通常认为一储存位(例如左位210)的电子将沿着位线/ONO结的边缘而集中，这是因为这些电子在漏极(例如，图2所示的位线206)上得到大部分的能量。然而，无法明确地知道当空穴被注入氮化硅层201时这些空穴的最大浓度将出现在何处。理想上，这些浓度分布轮廓应相等地重叠，以便将氮化物层中电子与空穴的复合最大化。实际上，这些电荷并未相等地重叠，且残本文档来自技高网...

【技术保护点】
一种半导体结构，包含：在半导体衬底（５２０）中形成的隔离的Ｐ型阱（５１０）；在该隔离的Ｐ型阱（５１０）中形成的多个Ｎ型杂质集中区（５５０、５５５）；在该隔离的Ｐ型阱（５１０）之上制造的且配置在这些Ｎ型杂质集中区（５５ ０、５５５）的两个之间的氮化物存储单元（５６０）；以及连接到该隔离的Ｐ型阱（５１０）的电气接触（５９０）。

【技术特征摘要】
US 2002-11-27 10/306,2521.一种半导体结构，包含在半导体衬底(520)中形成的隔离的P型阱(510)；在该隔离的P型阱(510)中形成的多个N型杂质集中区(550、555)；在该隔离的P型阱(510)之上制造的且配置在这些N型杂质集中区(550、555)的两个之间的氮化物存储单元(560)；以及连接到该隔离的P型阱(510)的电气接触(590)。2.如权利要求1所述的半导体结构，其中该隔离的P型阱(510)包含在该半导体衬底(520)中形成的深N型阱(530)；配置在该深N型阱(530)之上的P型阱(510)；以及配置在该P型阱(510)周围的N型侧阱(540)。3.如权利要求2所述的半导体结构，其中该深N型阱(530)是沉积到大约4至5微米深度的砷注入物。4.如权利要求2所述的半导体结构，其中该P型阱(510)是沉积到大约2至3微米深度的注入物。5.如权利要求2所述的半导体结构，其中该侧阱(540)是沉积到大约2至3微米...

【专利技术属性】
技术研发人员：MW伦道夫，C常，Y何，W张，EF朗奈，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]