半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，该半导体器件包括框架，该框架设置于衬底上，以在该衬底上形成半导体芯片容纳部分。半导体芯片设置于该半导体芯片容纳部分中。有机绝缘层设置为覆盖该半导体芯片和该框架。布线层设置于该有机绝缘层上。在该半导体器件中，该框架包括在该框架的纵向方向上排列的间隙。

【技术实现步骤摘要】

本专利技术一般地涉及一种，更特别地涉及一种其中一个或多个半导体芯片高安装密度地安装于衬底上的。
技术介绍
近年来，需要电子设备的高级特征和小型化，因此还同时需要安装于电子设备上的半导体器件的高级特征和小型化。为此，为了获得半导体芯片的多功能，实现了多种技术，在这些技术中，许多功能被赋予给单个半导体芯片，并且具有不同功能的一个或多个半导体芯片被安装于承载衬底或封装上。本专利技术的申请人在如下日本专利申请中已提出过关于的一些技术，这些技术利用已安装的两个或更多半导体芯片来获得多功能。作为其中之一，日本特开平专利申请号2001-217381公开了一种，其中提供了具有不同功能和邻近排列的两个或更多半导体芯片，在这些芯片上形成了共同覆盖半导体芯片和互相连接半导体芯片的回流布线层，并且在该回流布线层上形成了电极柱(铜)。在日本特开平专利申请号2001-217381中公开了如下内容该回流布线层所互连的多个半导体芯片被制造成整体的结构，半导体芯片的后表面被固定到共同的承载衬底(金属板等)上，以加强该整体结构，并且具有不同大小的半导体芯片被层叠，该回流布线层被形成为共同地覆盖这些半导体芯片。此外，还公开了这些半导体芯片和电极柱分别利用树脂被相互地绝缘。此外，图1A至图8B表示日本特开平专利申请号2004-056093中所公开的一种常规，其中具有不同功能的两个或更多半导体芯片被安装于衬底上，并且另一半导体芯片还经由绝缘层而安装于这些半导体芯片上。此外，图1A、2A、3A、4A、5A、6A、7A和8A均是该常规半导体器件的平面图，图1B、2B、3B、4B、5B、6B、7B和8B均是沿着对应的图1A、2A、3A、4A、5A、6A、7A和8A中所示A-A线而得到的常规半导体器件的横截面图。如图1A所示，第一树脂层2形成于用作承载衬底的晶片1上。第一树脂层2被图案化为框架形式，并且被排列为形成第一组件容纳部分3。如图2A所示，第一半导体芯片4被分别地固定于第一组件容纳部分3中。利用粘合剂5将第一半导体芯片4固定于晶片1。随后，第一有机绝缘层7被形成为覆盖第一树脂层2和第一半导体芯片4。该状态在图3A中示出。第一有机绝缘层7被排列为共同地覆盖第一树脂层2的顶表面和第一半导体芯片4的顶表面。随后，在第一有机绝缘层7中，层间连接(通路)形成于与第一半导体芯片4的衬垫6相对应的位置处，并且第一回流布线层8形成于第一有机绝缘层7的顶表面上。图4A表示形成有回流布线层8的状态。随后，如图5A所示，第二树脂层9形成于第一有机绝缘层7和回流布线层8上。几乎在第二树脂层9的中央，设置有第二组件容纳部分11，并且通路10在第二组件容纳部分11附近形成为两行。形成于第一有机绝缘层7上的一部分第一回流布线8被暴露于第二组件容纳部分11的内部，并且第一回流布线8还暴露于通路10的底部。随后，如图6A所示，第二半导体芯片12被固定于第二组件容纳部分11中。通过粘合剂5将第二半导体芯片12固定于第一有机绝缘层7的顶表面。随后，第二有机绝缘层14被排列为覆盖第二树脂层9和第二半导体芯片12，并且第二回流布线15形成于第二有机绝缘层14的前表面上，从而它通过形成于通路10内部的通路16而电连接于第一回流布线层8。图7A表示排列有第二有机绝缘层14和第二回流布线15的状态。随后，由阻焊剂(solder resist)制成的覆盖膜17形成于第二有机绝缘层14上，并且用于排列外部端子18的通路形成于覆盖膜17上。外部端子18和第二回流布线15通过这些通路而电连接在一起。如图8A所示，这样制成半导体器件，其中多个半导体芯片容纳于一个封装中。然而，在日本特开平专利申请号2001-217381所公开的技术中，利用转移成型方法将两个或更多半导体芯片封装于树脂中。为此，在固化该树脂用于封装时，在支撑半导体芯片的衬底(硅树脂)中可能会出现扭曲，并且当两个或更多半导体芯片层叠于衬底上时会更频繁地看到这种扭曲的出现。另一方面，在日本特开平专利申请号2004-056093所公开的技术中，包括第一树脂层2的框架被排列于硅晶片1上，并且形成该半导体芯片容纳部分。然而，当选择性地在晶片1上形成第一树脂层2时，热收缩会出现在第一树脂层2中。这如图9A所示，并且扭曲会出现在第一树脂层2的拐角A1处，这会减少拐角处的开口尺寸。为此，需要考虑到这些拐角部分的变形而设置开口尺寸。此外，第一树脂层2形成为封闭框架的形状，并且当形成第一有机绝缘层7时，第一组件容纳部分3和第一半导体芯片4之间所包含的空气可能不会被适当地排放。如图10所示，存在的可能是空隙19形成于第一有机绝缘层7的下部。另一方面，通路10形成于第二树脂层9中，并且如果热收缩出现在第二树脂层9中，则存在的可能是，通路10在如图11所示X方向上或在如图12所示Y方向上发生变形。图11和图12中的标号10a表示变形的通路。而且，当在第二树脂层9中形成通路开口10时，通路开口10的底部边缘B1会是如图13所示的尖锐边缘，并且会出现难以在底部边缘B1处形成种子层(seed layer)(例如铜)。
技术实现思路
本专利技术的目的是提供一种改进的半导体器件，在该半导体器件中消除了上述问题。本专利技术的另一目的是提供一种半导体器件，在该半导体器件中，一个或多个半导体芯片能够被高密度和高可靠性地安装在衬底上。本专利技术的另一目的是提供一种制造半导体器件的方法，在该半导体器件中，一个或多个半导体芯片能够被高密度和高可靠性地安装在衬底上。本专利技术的上述目的通过一种半导体器件来实现，其包括框架，设置于衬底上，以在该衬底上形成半导体芯片容纳部分；半导体芯片，设置于该半导体芯片容纳部分中；有机绝缘层，设置为覆盖该半导体芯片和该框架；以及布线层，设置于该有机绝缘层上，该框架包括在该框架的纵向方向上排列的间隙。按照上述专利技术，即使由于加热而发生框架变形，该变形会被框架纵向方向上所排列的间隙吸收。因此，能够防止其中固定有半导体芯片的半导体芯片容纳部分的变形，这使得在半导体芯片容纳部分中可靠地容纳半导体芯片成为可能。此外，本专利技术的上述半导体器件可构造为，所述间隙至少在该半导体芯片容纳部分的拐角处排列于该框架中。按照上述专利技术，用以吸收应力的间隙被排列在易于发生应力集中的位置中，并且能够可靠地防止半导体芯片容纳部分的变形。此外，本专利技术的上述半导体器件可构造为，该框架由感光树脂材料制成。按照上述专利技术，能够容易地形成包含间隙的框架。此外，本专利技术的上述目的通过一种半导体器件来实现，其包括第一框架，设置于衬底上，以在该衬底上形成第一半导体芯片容纳部分；第一半导体芯片，设置于该第一半导体芯片容纳部分中；第一有机绝缘层，设置为覆盖该第一半导体芯片和该第一框架；第一布线层，设置于该第一有机绝缘层上；第二框架，设置于该第一有机绝缘层和该第一布线层上，以在该第一有机绝缘层和该第一布线层上形成第二半导体芯片容纳部分；第二半导体芯片，设置于该第二半导体芯片容纳部分中；第二有机绝缘层，设置为覆盖该第二半导体芯片和该第二框架；以及第二布线层，设置于该第二有机绝缘层上，该第一框架和该第二框架均包括排列于其纵向方向上的间隙。按照上述专利技术，能够防止其中固定有半导体芯片的半导体芯片容纳部分的变形，使得可靠地在半导体芯片本文档来自技高网...

【技术保护点】
一种半导体器件，包括：框架，设置于衬底上，以在该衬底上形成半导体芯片容纳部分；半导体芯片，设置于该半导体芯片容纳部分中；有机绝缘层，被设置用以覆盖该半导体芯片和该框架；以及布线层，设置于该有机绝缘层上，　 　该框架包括在该框架的纵向方向上排列的间隙。

【技术特征摘要】
JP 2004-7-14 2004-2075161.一种半导体器件，包括框架，设置于衬底上，以在该衬底上形成半导体芯片容纳部分；半导体芯片，设置于该半导体芯片容纳部分中；有机绝缘层，被设置用以覆盖该半导体芯片和该框架；以及布线层，设置于该有机绝缘层上，该框架包括在该框架的纵向方向上排列的间隙。2.如权利要求1所述的半导体器件，其中所述间隙至少在该半导体芯片容纳部分的拐角处排列于该框架中。3.如权利要求1所述的半导体器件，其中该框架由感光树脂材料制成。4.如权利要求1所述的半导体器件，其中在该有机绝缘层的宽度方向上的中央部分处形成开口。5.如权利要求1所述的半导体器件，其中在该有机绝缘层中侧向排列有多个开口，并且在所述多个开口的端部设置有盲孔。6.如权利要求1所述的半导体器件，其中位于该半导体芯片容纳部分拐角处的所述框架的外部拐角被圆化。7.一种半导体器件，包括第一框架，设置于衬底上，以在该衬底上形成第一半导体芯片容纳部分；第一半导体芯片，设置于该第一半导体芯片容纳部分中；第一有机绝缘层，被设置用以覆盖该第一半导体芯片和该第一框架；第一布线层，设置于该第一有机绝缘层上；第二框架，设置于该第一有机绝缘层和该第一布线层上，以在该第一...

【专利技术属性】
技术研发人员：藤泽哲也，生云雅光，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]