电路装置的制造方法制造方法及图纸

一种可靠性高的电路装置的制造方法，实现了电路装置的小型化、薄型化及轻量化。本发明专利技术电路装置的制造方法，在支承衬底（１１）的上面形成构成电路装置的树脂密封体（３１）后，使树脂密封体（３１）从支承衬底（１１）分离。因此，可制造没有衬底的电路装置。由此，可实现电路装置的薄型化、小型化、轻量化及散热性的提高。另外，由于可在支承衬底（１１）上利用密封树脂（２８）进行密封，故可防止密封树脂（２８）和导电图形（２０）、及密封树脂（２８）和电路元件（２５）的热膨胀系数之差造成的挠曲。因此，由于可抑止导电图形（２０）的剥离或导电图形（２０）和金属细线（２７）的连接不良，故可制造可靠性高的电路装置（１０Ａ）。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及实现薄型电路装置的。
技术介绍
伴随电子设备的小型化及高功能化，在其内部使用的电路装置中，也要求小型化及高密度化。参照图9说明现有的之一例(参照专利文献1)。首先，参照图9(A)，在由树脂等绝缘性材料构成的衬底101上利用激光等形成接触孔103。然后，在含有接触孔103内部的衬底101的两面形成镀敷膜102。其次，参照图9(B)，通过蚀刻镀敷膜102，在衬底101的表面形成第一导电图形102A，在背面形成第二导电图形102B。参照图9(C)，在第一导电图形102A上载置半导体元件104，通过金属细线105将第一导电图形102A和半导体元件104电连接。然后，用密封树脂107密封，使其覆盖半导体元件104、金属细线105及第一导电图形102A。最后，用抗焊剂109覆盖第二导电图形102B，在规定的位置形成外部电极108。这样，制造电路装置100。专利文献1特开2002-26198号公报但是，在上述的中，在衬底101上使用玻璃环氧树脂衬底，在制造过程中，为支承布线而使用。因此，制造成本的上升、或衬底101的厚度限制电路装置的小型化、薄型化、轻量化成为了问题。并且，还指出使用玻璃环氧树脂衬底造成散热性恶化。在使密封树脂107固化时，由于衬底101和密封树脂107及、半导体元件104和密封树脂107的热膨胀系数差而产生了挠曲。由此，存在导电图形102从衬底101剥离、或第一导电图形102B和金属细线105的连接产生不良等问题。在衬底101上采用玻璃环氧树脂衬底时，需要形成用于电连接两面的电极的接触孔103，存在制造工序长的问题。另外，在形成大电流流动的导电图形时，通过增大导电图形的面积，确保该电气容量。因此，难于使电路装置小型化。
技术实现思路
本专利技术是鉴于上述问题而形成的。本专利技术的主要目的在于，提供一种可靠性高的，实现电路装置的小型化、薄型化及轻量化。本专利技术提供一种，其包括在支承衬底的表面形成由第一导电图形和形成地比所述第一导电图形厚的第二导电图形构成的布线层的工序；将所述布线层和电路元件电连接的工序；由密封树脂密封所述支承衬底的上面，使其覆盖所述电路元件的工序；从所述支承衬底分离所述布线层及所述密封树脂的背面的工序。因此，由于可制造没有衬底的电路装置，故可实现制造成本的降低、或电路装置的薄型化、轻量化及散热性的提高。另外，由于可在同一电路装置内形成厚度不同的导电图形，故可通过分别形成对应要求的电流量的导电图形使电路装置小型化。本专利技术提供一种，其包括在支承衬底表面形成具有沿厚度方向突出的凸部的对应布线层的工序；介由绝缘层使导电膜层积所述第一布线层上的工序；形成使所述凸部和所述导电膜导通的连接部的工序；通过构图所述导电膜，形成第二布线层的工序；将所述第二布线层和电路元件电连接的工序；由密封树脂密封所述支承衬底的上面，使其覆盖所述电路元件的工序；从所述支承衬底分离所述第一布线层、绝缘层及所述密封树脂的背面的工序。因此，除上述的效果之外，可进行多层布线，从而实现电路装置的高密度化。根据本专利技术，可制造没有衬底的电路装置。因此，可实现电路装置的薄型化、轻量化及散热性的提高。根据本专利技术，由于可在支承衬底上由密封树脂进行密封，故可防止密封树脂和导电箔、及密封树脂和电路元件的热膨胀系数差造成的挠曲。因此，由于可抑制导电图形的剥离或导电图形和金属细线的连接不良，故可制造可靠性高的电路装置。根据本专利技术，由于可省去在玻璃环氧树脂衬底上形成必要的接触孔，故可大幅缩减制造工序。根据本专利技术，由于可较厚地形成大电流流动的导电图形，故可使电路装置小型化。根据本专利技术，可在通过埋入凸部而在较薄地形成的绝缘层上设置通孔。因此，可容易地在绝缘层上形成通孔。另外，由于可较浅地形成通孔，故可容易地对该通孔形成镀敷膜。另外，即使在介由混入有填充物的绝缘层层积多层布线层的情况，也可以贯通所述绝缘层，形成使布线层相互导通的连接部。附图说明图1(A)～图1(C)是说明本专利技术的剖面图；图2(A)～图2(C)是说明本专利技术的剖面图；图3(A)～图3(C)是说明本专利技术的剖面图；图4(A)～图4(C)是说明本专利技术的剖面图；图5(A)～图5(C)是说明本专利技术的剖面图；图6(A)～图6(C)是说明本专利技术的剖面图；图7(A)～图7(C)是说明本专利技术的剖面图；图8(A)～图8(B)是说明本专利技术的剖面图；和图9(A)～(C)是说明现有的的剖面图。具体实施例方式第一实施方式参照图1及图2说明第一实施方式的。首先，参照图1(A)，在支承衬底11上通过粘结剂12粘贴导电箔13。导电箔13考虑焊料的附着性、键合性、镀敷性来选择其材料。作为具体材料，采用以Cu为主原料的导电箔、以Al为主原料的导电箔或由Fe-Ni等合金构成的导电箔等。另外，也可以为其它导电材料，特别优选可蚀刻的导电材料。导电箔13的厚度为10μm～300μm左右。但是，也可以采用10μm以下或300μm以上的导电箔。粘结剂12采用热塑性树脂、UV片(通过照射紫外线而使粘接性消失的物质)等。另外，粘结剂12只要是可在溶剂中溶解、加热形成液状、通过紫外线照射而使粘接性降低的材料即可。支承衬底11由Cu、Al等金属或树脂等材料构成，具有可平坦地支承导电箔13的强度或厚度。另外，在粘结剂12采用UV片时，最好采用玻璃、或塑料等透明衬底。参照图1(B)在导电箔13的上面构图抗蚀剂14。然后，以该抗蚀剂14为掩模，进行湿式蚀刻，进行未形成抗蚀剂14的主面的蚀刻。通过进行该蚀刻，形成凸部18和薄的导电箔两种。在该蚀刻结束后，将抗蚀剂14除去。参照图1(C)，通过蚀刻导电箔13，形成导电图形20A、20B。首先，构图抗蚀剂14，使其覆盖导电图形形成的予定区域的上面。此时，构图抗蚀剂14，使其覆盖较厚形成的比凸部18宽的区域。这是由于要通过一次蚀刻而构图导电箔13，只要蚀刻厚度薄的部分即可。例如考虑掩模误差，进行构图，仅稍微形成边，则可完全分离导电箔13。另外，如在薄的部分进行构图，则只进行一次蚀刻。相反，如在凸部18的厚度部分进行构图，则薄的导电膜被过蚀刻，使图形宽度变窄。这样，通过在薄的导电箔侧一次构图厚度不同的导电图形，可一次形成厚薄的图形，可通过两次蚀刻形成例如功率类的图形和小信号类的图形。另外，加宽导电图形的面积，不能对应大电流，可通过增加导电图形的厚度来对应，可减小电路装置的平面尺寸。通过在较厚地形成的导电图形上配置发热量大的电路元件，可提高散热性。参照图2(A)，在导电图形20上安装电路元件25，形成由密封树脂28密封的树脂密封体31。在此，第一电路元件25A载置于第一导电图形20A上，第二电路元件25B载置于第二导电图形20B上。如该图所示，电路元件25通过金属细线27和导电图形20电连接。当然，也可以通过倒装接合法进行。在本方式中，对载置较小的电流流动的第一电路元件25A和大电流流动的第二电路元件25B进行说明。作为第一电路元件25A，例示有片状电容，但也可采用晶体管、LSI芯片、片状电阻或筒形线圈等。作为第二电路元件25B，可采用流过大电流的功率类晶体管，例如功率金属氧化物晶体管、GTBT、IGBT、闸流晶体管等。另外，也可以采用功率类IC。近年来，由于芯片的尺寸减小，且薄型、高功能本文档来自技高网...

【技术保护点】
一种电路装置的制造方法，其特征在于，包括：在支承衬底的表面形成由第一导电图形和形成地比所述第一导电图形厚的第二导电图形构成的布线层的工序；将所述布线层和电路元件电连接的工序；由密封树脂密封所述支承衬底的上面，使其覆盖 所述电路元件的工序；以及从所述支承衬底分离所述布线层及所述密封树脂的背面的工序。

【技术特征摘要】
JP 2004-7-29 222115/041.一种电路装置的制造方法，其特征在于，包括在支承衬底的表面形成由第一导电图形和形成地比所述第一导电图形厚的第二导电图形构成的布线层的工序；将所述布线层和电路元件电连接的工序；由密封树脂密封所述支承衬底的上面，使其覆盖所述电路元件的工序；以及从所述支承衬底分离所述布线层及所述密封树脂的背面的工序。2.一种电路装置的制造方法，其特征在于，包括在支承衬底表面形成具有沿厚度方向突出的凸部的第一布线层的工序；介由绝缘层使导电膜层积在所述第一布线层上的工序；形成使所述凸部和所述导电膜导通的连接部的工序；通过构图所述导电膜，形成第二布线层的工序；将所述第二布线层和电路元件电连接的工序；由密封树脂密封所述支承衬底的上面，使其覆盖所述电路元件的工序；以及从所述支承衬底分离所述第一布线层、绝缘层及所述密封树脂的背面的工序。3.如权利要求2所述的电路装置的制造方法，其特征在于，所述连接部如下...

【专利技术属性】
技术研发人员：高草木贞道，五十岚优助，根津元一，草部隆也，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]