形成半导体器件精细图形的方法及用其形成接触的方法技术

提供一种使用硅化锗牺牲层形成半导体器件的精细图形的方法以及使用该方法形成自对准接触的方法。形成半导体器件的自对准接触的方法包括在衬底上形成具有导电材料层、硬掩模层以及侧壁隔片的导电线结构，以及在衬底的整个表面上形成硅化锗（Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］）牺牲层，具有等于或高于至少导电线结构的高度的高度。然后，在牺牲层上形成用于限定接触孔的光刻胶图形，以及干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触，以及剩余的牺牲层被湿法刻蚀。然后，用氧化硅填充除去了牺牲层的区域，由此形成第一层间绝缘层。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造。更具体，本专利技术涉及形成半导体器件的精细图形的方法，以及形成自对准接触(SAC)的方法。
技术介绍
随着用于制造半导体器件的设计需求减少，用于制造半导体器件的工艺变得越来越复杂。具体，随着光刻工艺的未对准余量减小以及刻蚀深度增加，当形成精细图形例如接触焊盘时，形成精细接触更困难。SAC形成工艺是制造未对准余量的一种选择性方案。在SAC形成工艺中，制备两种或更多种不同的绝缘材料，以及使用绝缘材料之间的刻蚀选择率形成接触孔。因为曝光工艺的未对准余量随SAC形成工艺而增加，因此形成精细接触更容易。SAC形成工艺通常使用氧化硅和氮化硅作为不同的两种绝缘材料。例如，DRAM器件的SAC焊盘形成工艺使用形成栅极线或位线和侧壁隔片的氧化硅层间绝缘层和氮化硅覆层之间的刻蚀选择率。因此，使用SAC形成工艺可以更好的实现对准余量，而不管图形的精细度。但是，随着半导体器件趋向于更高的集成度，接触孔的高宽比变得显著地增加。随着高宽比增加，SAC形成工艺中使用的绝缘材料之间的刻蚀选择率也增加。例如，为了在DRAM器件中稳定地执行SAC形成工艺，在干法刻蚀工艺过程中，刻蚀的材料层(氧化硅层)相对于掩模层(氮化硅层)的刻蚀选择率应该超过20。但是，由于氧化硅层相对于氮化硅层的刻蚀选择率一般约12，因此工艺余量是不充足的。为了提供更高的刻蚀选择率引入了重要的努力。例如，其中干法刻蚀处理室的壁被加热，以便增加作为刻蚀剂引入的等离子体内的CFx原子团的浓度。此外，可以使用具有高C/F比率的新碳氟化物基气体如C4F8、C5F8、C3F6等作为刻蚀剂。此外，引入用于通过研制具有低电子温度的新等离子源抑制由于等离子体内的刻蚀剂的过分解产生过量F原子团的新方法。但是，所有上述努力都提供约10的不充分刻蚀选择率，以及通过上述方法不能实现超过20的高刻蚀选择率。这是因为由于氧化硅层的物质性能，氧化硅层的干法刻蚀产生比化学刻蚀更活跃的物理刻蚀，例如溅射。通常，为了刻蚀氧化硅层，施加约500至2000W范围内的高偏压电源。结果，通过其中施加高偏压电源的CxFy气体、氩(Ar)气和/或氧(O2)气，在掩模层以及氧化硅层中出现大量的溅射。结果，作为刻蚀掩模的覆层和侧壁隔片被损伤，以致难以实现超过需要值20的高刻蚀选择率。此外，由于强溅射效果光刻胶层可能变形。由于光刻胶层的厚度随用于制造半导体器件的设计需求减小而减小，因此由于强溅射效果光刻胶层的变形变为半导体器件制造中的更多的问题。如果光刻胶层显著地变形，那么可能出现扭曲、条痕等。为了解决光刻胶变形的问题，引入了形成多晶硅层作为刻蚀掩模图形的方法。但是，由于使用CMP等等除去多晶硅层，因此那些方法是昂贵的。其他问题也包括高热预算和复杂的形成工艺。此外，上述方法限制了解决产生强溅射效果的问题，因为它需要高偏压功率，以形成作为层间绝缘层的氧化硅层，以及由于其强溅射效果，它相对于硬掩模层具有低刻蚀选择率。
技术实现思路
本专利技术提供一种形成半导体器件的精细图形的方法以及使用形成半导体器件的精细图形的方法形成自对准接触的方法。即使高宽比随用于制造半导体器件的设计需求的减小而增加，这种方法也能容易地和经济地形成半导体器件的精细图形。此外，本专利技术提供一种形成半导体器件的精细图形的方法以及使用形成半导体器件的精细图形的方法形成自对准接触的方法。即使光刻胶层的厚度随用于制造半导体器件的设计需求的减少而减小，这种方法也可以在不使具有与常规光刻胶层相同厚度的光刻胶层变形的情况下进行。根据本专利技术的一个方面，提供形成半导体器件的精细图形的方法，包括在衬底上形成作为牺牲层的硅化锗(Si1-xGex)。牺牲层可以形成在半导体衬底上，或在半导体衬底和牺牲层之间可以再插入材料层。在牺牲层上形成具有预定图形的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于露出衬底的牺牲层图形。使用相对于硅化锗具有更大的刻蚀选择率的第一材料形成第一材料层图形，用于填充被牺牲层图形限定的区域。通过湿法刻蚀除去牺牲层，以及用第二材料填充设置了除去的牺牲层图形的区域，由此形成第二材料层图形。根据本专利技术的示例性实施例，第一材料可以是导电材料，以及第二材料可以是绝缘材料。另外，第一材料可以是绝缘材料，以及第二材料可以是导电材料。在此情况下，导电材料可以是多晶硅、金属硅化物、或金属，但是优选是多晶硅。绝缘材料可以是氧化硅、氮化硅或氮氧化硅，但是优选是氧化硅。此外，在牺牲层的干法刻蚀工序过程中在干法刻蚀室中施加的偏压功率可以是约30至约300W。此外，在用于除去牺牲层图形的湿法刻蚀剂中，牺牲层图形相对于第一材料层的刻蚀选择率可以是约等于或高于30∶1。另外，用于除去牺牲层的湿法刻蚀剂可以具有每分钟约几百′的刻蚀速率。例如，用于除去牺牲层图形的湿法刻蚀工序可以使用包括氢氧化氨(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。这里，氢氧化氨、过氧化氢和去离子水的混合比可以是约1∶4∶20。优选通过使温度从约40升温至约75℃使用混合物。混合物还可以进一步包括过乙酸(PAA)、乙酸(CH3COOH)、氟酸(HF)和/或表面活性剂。根据本专利技术的另一示例性实施例，用于形成牺牲层的硅化锗的x的范围可以是约0.1至约0.8。此外，在形成硅化锗牺牲层的操作中，处理温度可以是约350至约500℃。根据本专利技术的形成精细图形的方法可以用于形成半导体器件的接触的实施例。根据本专利技术的另一方面，提供一种形成半导体器件的接触的方法。在该方法中，在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)。在牺牲层上形成具有预定图形的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于露出大量导电图形的每一个的大量开口。使用多晶硅形成用于填充大量开口的大量第二导电图形。通过湿法刻蚀除去剩余的牺牲层，以及用氧化硅填充设置了除去的牺牲层的区域，由此形成第一层间绝缘层。本专利技术的另一示例性实施例提供一种形成半导体器件的接触的方法，其中在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)。在牺牲层上形成具有预定图形的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于覆盖大量第一导电图形的每一个的大量牺牲层。使用氧化硅形成围绕大量牺牲层图形的第一层间绝缘层。通过湿法刻蚀除去大量牺牲层，以及用多晶硅填充设置了除去的牺牲层的区域，由此形成第二导电图形。根据本专利技术的形成精细图形的方法可以用于形成半导体器件的自对准接触。根据本专利技术的又一方面，提供一种形成半导体器件的自对准接触的方法。在该方法中，在衬底上形成包括导电材料层、硬掩模层以及侧壁隔片的导电线结构。在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，其具有等于或高于至少导电线结构的高度的高度。在牺牲层上形成用于限定接触孔的光刻胶图形。使用光刻胶图形作为刻蚀掩模干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触。通过湿法刻蚀除去剩余的牺牲层，以及用氧化硅填充设置了除去的牺牲层的区域，由此形成第一层间绝缘层。本公开的另一示例性实施例提供一种形成半导体器件的自对准接触的方法，其中在衬底上形本文档来自技高网...

【技术保护点】
一种形成半导体器件的精细图形的方法，包括：在衬底上形成作为牺牲层的硅化锗（Ｓｉ↓［１－ｘ］Ｇｅ↓［ｘ］）；在所述牺牲层上形成具有预定图形的光刻胶图形；使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于露出 所述衬底的牺牲层图形；形成用于填充被所述牺牲层图形限定的区域的第一材料层图形，其中所述第一材料层图形包括相对于所述硅化锗具有更大刻蚀选择率的第一材料；通过湿法刻蚀除去所述牺牲层图形；以及用第二材料填充设置了除去的牺牲 层图形的区域，由此形成第二材料层图形，其中ｘ是约０．１至约０．８。

【技术特征摘要】
KR 2004-6-22 10-2004-00465551.一种形成半导体器件的精细图形的方法，包括在衬底上形成作为牺牲层的硅化锗(Si1-xGex)；在所述牺牲层上形成具有预定图形的光刻胶图形；使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于露出所述衬底的牺牲层图形；形成用于填充被所述牺牲层图形限定的区域的第一材料层图形，其中所述第一材料层图形包括相对于所述硅化锗具有更大刻蚀选择率的第一材料；通过湿法刻蚀除去所述牺牲层图形；以及用第二材料填充设置了除去的牺牲层图形的区域，由此形成第二材料层图形，其中x是约0.1至约0.8。2.根据权利要求1所述的方法，其中通过湿法刻蚀除去所述牺牲层图形的操作不刻蚀所述第一材料。3.根据权利要求2所述的方法，其中所述第一材料是多晶硅、金属硅化物或金属。4.根据权利要求3所述的方法，其中所述第一材料是多晶硅，以及所述第二材料氧化硅。5.根据权利要求2所述的方法，其中所述第一材料是氧化硅、氮化硅或氮氧化硅。6.根据权利要求5所述的方法，其中所述第一材料是氧化硅，以及所述第二材料是多晶硅。7.根据权利要求1所述的方法，其中在所述牺牲层的所述干法刻蚀工序过程中的干法刻蚀室中，所述干法刻蚀操作采用约30至约300W的偏压功率。8.根据权利要求1所述的方法，其中使用湿法刻蚀剂除去所述牺牲层图形的操作中所述牺牲层图形相对于所述第一材料层的刻蚀选择率等于或高于约30∶19.根据权利要求1所述的方法，其中使用湿法刻蚀剂除去所述牺牲层图形的操作中刻蚀速率约为每分钟几百′。10.根据权利要求1所述的方法，其中除去所述牺牲层图形的操作使用包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。11.根据权利要求1所述的方法，其中形成所述硅化锗牺牲层的操作使用约350至约500℃的工艺温度。12.一种形成半导体器件的接触的方法，包括在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)；在所述牺牲层上形成具有预定图形的光刻胶图形；使用所述光刻胶图形作为刻蚀掩模干法刻蚀所述牺牲层，由此形成用于露出所述大量第一导电图形的每一个的大量开口；用多晶硅形成用于填充所述大量开口的大量第二导电图形；通过湿法刻蚀除去剩余的牺牲层；以及用氧化硅填充设置了除去的牺牲层图形的区域，由此形成第一层间绝缘层，其中x是约0.1至约0.8。13.根据权利要求12所述的方法，其中在其上形成所述第一导电图形的所述材料层是具有在其中形成源/漏区的半导体衬底，或具有在其上形成所述第一导电图形的第二层间绝缘层。14.根据权利要求12所述的方法，其中在所述牺牲层的所述干法刻蚀工序过程中的干法刻蚀室中，所述干法刻蚀操作采用约30至约300W的偏压功率。15.根据权利要求12所述的方法，其中所述湿法刻蚀工艺使用湿法刻蚀剂，其中所述牺牲层图形相对于所述多晶硅的刻蚀选择率等于或高于约30∶1。16.根据权利要求12所述的方法，其中所述湿法刻蚀工序使用湿法刻蚀剂，其中刻蚀速率约为每分钟几百′。17.根据权利要求12所述的方法，其中除去所述牺牲层图形的操作使用包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水(H2O)的混合物的湿法刻蚀剂。18.根据权利要求12所述的方法，其中形成所述硅化锗牺牲层的操作使用约350至约500℃的工艺温度。19.一种形成半导体器件的接触的方法，包括在具有大量第一导电图形的材料层上形成作为牺牲层的硅化锗(Si1-xGex)；在所述牺牲层上形成具有预定图形的光刻胶图形；使用所述光刻胶图形作为刻蚀...

【专利技术属性】
技术研发人员：裵根熙，池京求，姜昌珍，李哲圭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]