层状硬膜和介电材料及其方法技术

一种镶嵌结构包括以液相形式涂布在线路介电层上的硬膜层。预期的硬膜层包含Ｓｉ－Ｎ键并被致密化使得该镶嵌结构中的硬膜层的耐蚀性大于线路介电层的耐蚀性和通孔介电层的耐蚀性。特别优选的硬膜层包含聚全氢硅氮烷。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

专利技术的领域是微电子器件的制造，特别涉及耐蚀材料的镶嵌(damascene)加工和沉积方法。
技术介绍
目前，铝或铝合金是在集成电路中电子互连最常用的导电材料。铝合金一般具有许多理想的特性，包括对硅具有较强的附着力、较低的电阻率。然而，由于小型化的发展，铝的电阻率变得不可忽视，成为电路中电容-电阻(RC)时间延迟的重要影响因素。随着小型化的进一步发展，因为电迁移、应力引发形成的空隙和电流密度的局限性，铝的使用已经变得问题越来越大。于是，鉴于集成电路中元件尺寸的持续减小，越来越多的兴趣集中在发现互连结构中的替代导电材料。因为铜和铜合金具有较大的坚韧性和较高的电导率，它们成为一种特别有希望的替代材料。例如，铜的电阻率比铝的电阻率低大约40％，同时有较少的可靠性问题如电迁移，等等。然而，铜比铝合金更难蚀刻，一般不能用常规金属化方法加工，在常规金属化中，在基底上沉积金属层并进行蚀刻形成导电线路，并且导线和导线之间的空隙随后用线状电介质填充。为了避免在制备互连结构过程中至少一些使用铜带来的问题，已经发展了一种新的制备互连的方法，也称为镶嵌方法。在一种典型的镶嵌方法中，在介电层的表面蚀刻一种线路图案，用这种方法形成的沟槽，通过电镀、化学镀、或者溅射法用铜充填。在铜沉积在整个表面后，使用化学-机械平面化(CMP)步骤来去除过多的铜，并为了后继的处理步骤对晶片进行平面化。这种方法通常重复数次，在多层互连结构中形成通孔和线路。为了进一步改进镶嵌方法，通孔和线路形成过程可以集成为一种单一方法，即所谓双重镶嵌法。在双重镶嵌法中，通孔介电层敷设在基底上，该通孔介电层随后用图案化的腐蚀停止层涂敷，由此在腐蚀停止层中的空隙与将要被蚀刻到通孔介电层中的通孔位置相对应。在下一个步骤中，线路介电层沉积在腐蚀停止层上，其又用图案化的硬膜(hard mask)层涂敷，后者确定线路的迹线。在其次的步骤中，形成通孔和线路的迹线，借此线路沟槽被蚀刻在线路介电层中，直到蚀刻剂到达蚀刻停止层。在没有蚀刻停止层的位置，蚀刻过程连续通过通孔电介质形成通孔。与镶嵌法中一样，蚀刻通孔和线路迹线用铜填充(在涂布Ta(N)隔离层和Cu籽晶层后)以及CMP步骤完成双重镶嵌法。一种典型的双重镶嵌法描述在Yew，T.的US5801094中，其并入本文作为参考。虽然双重镶嵌法比镶嵌法更为有效，但是它需要额外的具有不同蚀刻选择性的介电材料层的连续沉积。关于通孔和线路介电层的沉积，涂布通孔和线路介电材料的这种较快的有效方法是本领域已知的。然而，因为硬膜和腐蚀停止材料的特别化学构成，沉积一般局限于化学气相沉积(CVD)。CVD通常需要单独的生产环境，即具有降低的气体压力和较高的温度，因此至少部分地使线路和通孔电介质的选择限于能够经受住相对苛刻条件的材料。而且，由于取决于硬膜和腐蚀停止材料，CVD步骤经常是耗费时间的且经常给生产增加额外的费用。已知的硬膜和腐蚀停止材料的另一个缺点是它们介电常数(K值)较高。例如，典型的硬膜和腐蚀停止材料，包括SiN、SiON和SiO2具有不符合要求的高介电常数，范围分别为大约7-4。当需要多重镶嵌结构层时会发生另一个问题。因为铜具有较快的扩散速度，一般需要扩散阻挡层把一个镶嵌层的铜迹线与另一个镶嵌层的通孔电介质分开。扩散阻挡层通常包括钨、钽或各种氮化物或碳化物，包括氮化钛、氮化钨、碳化钛或氮化钽，一般通过化学气相沉积法涂布。另外，TixAlyNz或铝润湿层可以通过CVD或物理气相沉积(PVD)技术沉积作为扩散阻挡层，如US5939788中所述，该专利并入本文作为参考。通过CVD或PVD涂布阻挡层确实可以进行相对受控的沉积，然而，会增加制备多层双重镶嵌结构的额外的生产时间并且通常显著增大成本。虽然使用具有不同蚀刻选择性的层状介电材料能使铜在微电子器件的生产中得到集成，沉积层状介电材料的已知方法经常是较昂贵的，或者使用具有较高介电常数的材料。于是，需要提供改进的组合物和方法来生产具有相互不同蚀刻选择性的层状介电材料。
技术实现思路
本专利技术涉及电子器件和相关的方法，其中电子器件包含用液相涂布到线路介电层(优选地采用旋压(spin-on)法)的硬膜层，其中硬膜层包含Si-N键，和其中硬膜层致密化到使硬膜层的蚀刻速率小于线路介电层和介电层的蚀刻速率。进一步预期的是，硬膜层、线路介电层、通孔介电层和铜元素形成一种双重镶嵌结构。本专利技术主题的一个方面，线路介电层包含一种无机低介电常数材料，或一种有机低介电常数材料，优选的是聚芳撑醚、聚芳撑、聚酰亚胺或氰酸盐酯类树脂。用于硬膜层的特别优选材料包含聚全氢硅氮烷例如(SiH2-NH)n，n＝2-2000。本专利技术主题的另一个方面，硬膜层使用选自炉固化法、快速热退火法、电炉退火法、以及电子束法中的一种方法进行致密化。进一步优选的镶嵌结构包括以液相涂布到硬膜层上的扩散阻挡层，扩散阻挡层包含Si-N键。由下面的本专利技术优选实施例以及附图的详细描述，本专利技术的各个目的、特性、方面和优点将会更清楚，在附图中，相同的数字代表相同的部件。附图简述附图说明图1是根据本专利技术主题的一种方法的流程图。图2是根据本专利技术主题的另一种方法的流程图。图3是根据本专利技术主题的双重镶嵌结构的垂直截面侧视图。图4是根据本专利技术主题的含Si-N键硬膜材料的典型分子式。专利技术详述在本文中使用的术语‘低介电常数’指的是介电常数(k值)小于10。特别预期的是介电常数小于6，更优选小于3。在本文中使用的术语“对蚀刻剂的耐蚀性”，用来表征蚀刻剂溶解、或物理或化学分解基底的速率和/或动力学。低耐蚀性对应于基底以较高速率溶解，反之，高耐蚀性对应于基底以较低速率溶解。术语“对蚀刻剂的耐蚀性”不一定描述基底或蚀刻剂的本征特性，而是描述一种特定基底与一种特定蚀刻剂之间的相互作用。例如，SiO2对H2O有很高的耐蚀性，然而，相同的材料对HF具有低的耐蚀性。类似地，丙酮对于聚苯乙烯是强蚀刻剂，但是对SiO2是弱蚀刻剂。在这里进一步使用的术语‘蚀刻剂’指的是一种能够溶解、和/或化学或物理降解基底的试剂。蚀刻剂可存在为许多形式，包括液体、液体混合物、气体、等离子体或电子束。现在转向图1，方法100包括一个提供表面的步骤110，其中低介电常数材料沉积在所述表面上形成第一层。在另一个步骤120中，腐蚀停止层以液相形式涂布在第一层上，其中腐蚀停止层包括一种包含Si-N键的材料。在更进一步的步骤130中，腐蚀停止层采用选自炉固化法、快速热退火法、电炉退火法、以及电子束法中的一种方法来致密化。该方法可进一步包括在腐蚀停止层上沉积一层扩散阻挡层，在图2中描述了这个方法。在步骤240中略述了扩散阻挡层沉积在腐蚀停止层表面上，扩散阻挡层以液相形式沉积在致密化的腐蚀停止层上，其中，扩散阻挡层包括一种包含Si-N键的材料。因此，特别预期的电子器件可包括一种双重镶嵌结构，如图3所示。这里，典型的双重镶嵌结构300的垂直横截面，包括铜填充的通孔315，通孔315嵌入在通孔电介质310和腐蚀停止层320。铜线路335嵌入在线路电介质330和硬膜340中，扩散势垒350层是覆盖硬膜340和铜线路335的顶层。在本专利技术主题的特定方面，使用本领域中已知的常规方法和组合物形成双重镶嵌结构的通孔介电层和腐蚀停止层。本文档来自技高网...

【技术保护点】
一种电子器件，包括：以液相涂布在线路介电层上的硬膜层，其中该硬膜层包含Ｓｉ－Ｎ键，且其中硬膜层被致密化使该硬膜的耐蚀性比线路介电层的耐蚀性和通孔介电层的耐蚀性都要高；和其中硬膜层、线路介电层、通孔介电层和铜元素被构造形成双重 镶嵌结构。

【技术特征摘要】
1.一种电子器件，包括以液相涂布在线路介电层上的硬膜层，其中该硬膜层包含Si-N键，且其中硬膜层被致密化使该硬膜的耐蚀性比线路介电层的耐蚀性和通孔介电层的耐蚀性都要高；和其中硬膜层、线路介电层、通孔介电层和铜元素被构造形成双重镶嵌结构。2.权利要求1的电子器件，其中线路介电层包含有机低介电常数材料。3.权利要求2的电子器件，其中有机低介电常数材料选自聚芳撑醚、聚芳撑、聚酰亚胺和氰酸盐酯类树脂。4.权利要求1的电子器件，其中用液相涂布硬膜层包括旋涂法。5.权利要求1的电子器件，其中硬膜层由聚全氢硅氮烷制成。6.权利要求5的电子器件，其中聚全氢硅氮烷具有表示为(SiH2-NH)n的结构，其中n是2到2000的整数。7.权利要求1的电子器件，其中硬膜层使用选自炉固化法、快速热退火法，电炉退火法和电子束法中的一种方法进行致密化。8.权利要求1的电子器件，其进一步包含扩散阻挡层，其中扩散阻挡层以液相涂布到硬膜层上，且其中的扩散阻挡层包含Si-N键。9.权利要求8的电子器件，其中扩散阻挡层包含Si-N键。10.权利要求9的电子器件，其中扩散阻挡层用聚全氢硅氮烷制成。11.权利要求10的电子器件，...

【专利技术属性】
技术研发人员：L福雷斯特，
申请(专利权)人：霍尼韦尔国际公司，
类型：发明
国别省市：US[美国]