半导体器件的制造方法技术

本发明专利技术公开了一种半导体器件的制造方法。在场绝缘膜的开口中在半导体衬底的表面上形成栅极绝缘膜，且其后在绝缘膜上形成由掺杂的多晶硅等制成的栅电极和电容器下电极。通过使用场绝缘膜和栅电极作为掩模的离子注入工艺来形成袋状区，且其后通过ＣＶＤ等形成覆盖电极的绝缘层。由通过所述绝缘层的离子注入工艺来形成延伸区。根据绝缘层的厚度可以以高精确度决定袋状区和相关的延伸区之间的偏移距离。在形成侧分隔体之后，形成高浓度源极／漏极区。

【技术实现步骤摘要】

本专利技术涉及一种具有MOS(金属氧化物半导体)晶体管的MOS半导体集成电路器件的制造方法，每个晶体管设置有用于形成浅结的延伸区和用于抑止短沟道效应的袋状区(pocket regions)。
技术介绍
已知一种具有延伸区和袋状区的MOS晶体管(例如，参考专利文件1JP-A-HEI-8-162618、非专利文件1“A Study of tilt angle effect of Halo PMOSperformance”，Microelectronics Reliability，Vol.38(1998)，pp 1503-1512和非专利文件2“High Performance Dual-Gate CMOS Utilizing a Novel Self-AlignedPocket Implantation(SPT)Technology”，IEEE Transactions on Electron Devices，Vol.40，No.9，1993年9月)。图13到16示出了n沟道MOS晶体管的制造方法，其相似于非专利文件1所述的p沟道MOS晶体管的制造方法。在图13所示的工艺中，在p型硅衬底1的表面上形成场氧化物膜2之后，在场氧化物膜2的元件开口2a中在p型硅区的表面上形成栅极氧化物膜3。在栅极氧化物膜3上形成掺杂的多晶硅等的栅电极4。其后，通过使用场氧化物膜2和栅电极4作为掩模，将硼离子B+沿倾斜的方向多次注入以在栅电极4的两侧在元件开口中在p型硅区中形成p型袋状区5S和5D。在图14所示的工艺中，通过使用场氧化物膜2和栅电极4作为掩模，将磷离子P+垂直地注入以在栅电极4的两侧在元件开口2a中在p型硅区中形成n型延伸区(extension regions)6S和6D。p型袋状区围绕n型延伸区。在图15所示的工艺中，在通过化学气相沉积(CVD)在衬底上形成氧化硅膜之后，通过各向异性干法蚀刻回蚀(etched back)氧化硅膜以在栅电极4的侧壁上形成侧分隔体7S和7D。在图16所示的工艺中，通过使用场氧化物膜2和栅电极4以及侧分隔体7S和7D作为掩模，将砷离子As+注入以在栅电极4的两侧在元件开口2a中在p型硅区中形成高浓度源极/漏极区8S和8D。浅延伸区(shallowextension regions)从深源极/漏极区突出且袋状区围绕延伸区。当需要激活注入的杂质时进行热处理。专利文件1指出如果以高能量执行用于形成袋状区的离子注入，则注入的离子穿过栅电极层而到达沟道区，从而不利地影响阈值，专利文件1还提出在栅电极上形成具有与栅电极相同图案的绝缘层。在形成源极/漏极区之后，由使用场氧化物膜、栅电极和绝缘层的叠层以及侧分隔物作为掩模通过倾斜离子注入工艺来形成袋状区。在非专利文件2描述的MOS晶体管的制造方法中，在形成深的高浓度源极/漏极区之后，形成袋状区。即，选择性地去除在源极/漏极区上的栅极氧化物膜来暴露源极/漏极区的表面。在通过公知的硅化物工艺在栅电极和源极/漏极区的上表面上形成硅化物层之后，去除侧分隔物。之后，通过倾斜离子注入工艺来形成袋状区。具有袋状区和延伸区的晶体管结构被经常用于所谓的亚微米代到四分之一微米代的晶体管，以通过延伸区来形成浅结和通过袋状区来抑止短沟道效应。通过倾斜离子注入工艺来形成袋状区。通过垂直离子注入来形成延伸区。栅电极的上边缘的掩模功能在垂直离子注入中为最有影响，而栅电极的下边缘的掩模功能在倾斜离子注入中为最有影响。袋状区和延伸区的边缘由不同的因素支配，受此影响，如果将栅电极层的下部分制造得薄或将栅电极的侧壁制造得倾斜，则袋状区和延伸区之间的偏移距离L可能从设计值改变。因此，改变了袋状区抑止耗尽层从延伸区延伸的效应，造成晶体管阈值电压和开状态驱动电流上的改变。
技术实现思路
本专利技术的一目的是提供一种半导体器件的新的制造方法，所述半导体器件具有MOS晶体管，每个MOS晶体管设置有袋状区和延伸区。本专利技术的另一目的是提供一种半导体器件的新的制造方法，所述半导体器件具有电容器和MOS晶体管，每个MOS晶体管设置有袋状区和延伸区。本专利技术的又一目的是提供一种，所述方法能够改善MOS晶体管的袋状区和相关的延伸区之间的偏移距离的精确度。根据本专利技术的一个方面，提供有一种，所述方法的步骤包括(a)在半导体衬底中形成隔离区，所述隔离区界定第一导电型的有源区；(b)在有源区的表面上形成栅极绝缘膜；(c)在栅极绝缘膜上形成栅电极；(d)使用栅电极作为掩模在有源区中注入第一导电型的杂质离子以形成袋状区；(e)在步骤(d)之后，在半导体衬底上沉积第一绝缘膜，第一绝缘膜覆盖栅电极的侧表面和上表面；(f)通过使用栅电极和第一绝缘膜作为掩模在有源区中注入与第一导电型相反的第二导电型的杂质离子以形成延伸区；(g)在第一绝缘膜的侧壁上形成侧分隔体；和(h)通过使用栅电极、第一绝缘膜和侧分隔体作为掩模将第二导电型的杂质注入有源区以形成源极/漏极区。在栅电极的侧壁上形成绝缘膜之前通过离子注入来形成袋状区，且在栅电极的侧壁上形成绝缘膜之后通过离子注入来形成延伸区。因此，可以容易地控制两者相对位置的精确度。附图说明图1是示出在根据本专利技术的实施例的MOS半导体集成电路器件的制造方法中形成栅电极的工艺的横截面图；图2是示出继图1所示的工艺之后形成袋状区的离子注入工艺的横截面图；图3是示出继图2所示的工艺之后绝缘层形成工艺的横截面图；图4A和4B是示出继图3所示的工艺之后形成延伸区的离子注入工艺的横截面图；图5是示出继图4所示的工艺之后导电材料层形成工艺的横截面图；图6是示出继图5所示的工艺之后抗蚀剂层形成工艺的横截面图；图7是示出继图6所示的工艺之后选择性蚀刻工艺和抗蚀剂去除工艺的横截面图；图8是示出继图7所示的工艺之后绝缘材料层形成工艺的横截面图；图9是示出继图8所示的工艺之后各向异性蚀刻工艺的横截面图；图10是示出继图9所示的工艺之后形成高浓度源极/漏极区的离子注入工艺的横截面图；图11是示出在根据实施例的变型的MOS半导体集成电路器件的制造方法中各向异性蚀刻工艺和抗蚀剂去除工艺的横截面图； 图12是示出继图11所示的工艺之后形成高浓度源极/漏极区的离子注入工艺的横截面图；图13是示出在常规的MOS半导体集成电路器件的制造方法中形成袋状区的倾斜离子注入工艺的横截面图；图14是示出继图13所示的工艺之后形成延伸区的离子注入工艺的横截面图；图15是示出继图14所示的工艺之后侧分隔体形成工艺的横截面图；图16是示出继图15所示的工艺之后形成高浓度源极/漏极区的离子注入工艺的横截面图。具体实施例方式图1到10示出了根据本专利技术的实施例的MOS半导体集成电路(IC)器件的制造方法。将依次描述相应于图1到10的工艺(1)到(10)。在图1到10所示的实例中，形成具有n沟道MOS晶体管和电容器的MOSIC器件。(1)通过公知的硅局部氧化(LOCOS)方法在例如由硅制成的半导体衬底10的主表面上形成氧化硅的场绝缘(氧化物)膜12。半导体衬底10在主表面层中具有p型阱PW和n型阱NW。衬底10可以是p型或n型。通过将氧化硅膜沉积在形成于衬底10的主表面层中的沟槽中的浅沟槽隔离(STI)且通过化学机械抛光(CMP)等去除不需要的部分，从而本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，所述方法的步骤包括：（ａ）在半导体衬底中形成隔离区，所述隔离区界定第一导电型的有源区；（ｂ）在所述有源区的表面上形成栅极绝缘膜；（ｃ）在所述栅极绝缘膜上形成栅电极；（ｄ）使用所述栅电 极作为掩模在所述有源区中注入所述第一导电型的杂质离子以形成袋状区；（ｅ）在所述步骤（ｄ）之后，在所述半导体衬底上沉积第一绝缘膜，所述第一绝缘膜覆盖所述栅电极的侧表面和上表面；（ｆ）通过使用所述栅电极和所述第一绝缘膜作为掩模在 所述有源区中注入与所述第一导电型相反的第二导电型的杂质离子以形成延伸区；（ｇ）在所述第一绝缘膜的侧壁上形成侧分隔体；和（ｈ）通过使用所述栅电极、所述第一绝缘膜和所述侧分隔体作为掩模将所述第二导电型的杂质注入所述有源区以形成源 极／漏极区。

【技术特征摘要】
JP 2004-12-17 365663/041.一种半导体器件的制造方法，所述方法的步骤包括(a)在半导体衬底中形成隔离区，所述隔离区界定第一导电型的有源区；(b)在所述有源区的表面上形成栅极绝缘膜；(c)在所述栅极绝缘膜上形成栅电极；(d)使用所述栅电极作为掩模在所述有源区中注入所述第一导电型的杂质离子以形成袋状区；(e)在所述步骤(d)之后，在所述半导体衬底上沉积第一绝缘膜，所述第一绝缘膜覆盖所述栅电极的侧表面和上表面；(f)通过使用所述栅电极和所述第一绝缘膜作为掩模在所述有源区中注入与所述第一导电型相反的第二导电型的杂质离子以形成延伸区；(g)在所述第一绝缘膜的侧壁上形成侧分隔体；和(h)通过使用所述栅电极、所述第一绝缘膜和所述侧分隔体作为掩模将所述第二导电型的杂质注入所述有源区以形成源极/漏极区。2.根据权利要求1所述的半导体器件的制造方法，其中，所述步骤(e)形成与下面的结构保形的所述第一绝缘膜。3.根据权利要求1所述的半导体器件的制造方法，其中，在所述步骤(d)和(f)中，相对于所述半导体衬底的表面垂直地执行所述离子注入。4.根据权利要求1所述的半导体器件的制造方法，还包括的步骤为(i)执行热...

【专利技术属性】
技术研发人员：神谷孝行，
申请(专利权)人：雅马哈株式会社，
类型：发明
国别省市：JP[日本]