发光二极管用外延晶片制造技术

通过将液相外延法中所使用的衬底的面内的位错密度最大值设定在适当范围内，提供了价格低且结晶性良好的高质量的外延晶片。在使用晶舟法在ＧａＡｓ衬底３上液相外延生长的具有叠层结构（单异质结构、双异质结构、双异质结构.除去衬底型中的任一种）的ＬＥＤ用外延晶片中，规定上述ＧａＡｓ衬底３的面内的位错密度的最大值为５，０００～２２，０００个／ｃｍ↑［２］的范围。

【技术实现步骤摘要】

本专利技术涉及利用异质结的发光二极管用外延晶片。
技术介绍
近年来，作为发光元件的发光二极管(LED)，其亮度已有提高，被广泛应用于信息显示板以及铁路道口等作为具有良好视认性明示功能的材料(发光源)。对于因价廉而被广泛采用的LED，通常是以GaP、AlGaAs作为发光元件的p/n结的主要材料，采用用水平晶舟法(滑动晶舟法)的液相外延(LPE)进行制造。另外，在结构方面，还开发出了单异质(SH)结构、双异质(DH)结构，背面反射型DH结构等异质结构的发光二极管。用与本专利技术的实施方式有关的附图1来说明结构最简单的单异质结构。该单异质结构的外延晶片，是用液相外延法在p型GaAs衬底3上依次形成p型AlGaAs活性层2和n型AlGaAs窗口层1而形成的。另外，用与本专利技术的实施方式有关的附图3来说明双异质结构的外延晶片，如图所示，该晶片是用液相外延法在p型GaAs衬底3上依次形成p型AlGaAs金属包层4、p型AlGaAs活性层2和n型AlGaAs窗口层1而形成的。作为这样的采用液相外延法制造LED用的外延晶片的方法，有采用p型GaAs衬底的方法(例如参见特开平7-30150公报)和采用n型GaAs衬底的方法(例如参见特开平8-46238公报、特开平5-21848公报)。但是，以往对于用于LED用外延晶片的液相外延的p型衬底或n型衬底，没有明确规定其位错密度(EPD)的恰当的数值范围。在液相外延法的生长中，外延层本身的结晶性的质量与所使用的衬底的面内的位错密度有关。严格控制该衬底面内的位错密度的规格就可得到高价的外延晶片，放松控制则会使外延层自身的结晶性变差，采用其制造的LED芯片的可靠性也变差。
技术实现思路
本专利技术的目的在于解决以上问题，通过将液相外延法中使用的衬底的面内的位错密度最大值设定在适当范围内，提供便宜且结晶性良好的高质量的外延晶片。附图说明图1是表示本专利技术的第一实施方式所涉及的发光二极管用外延晶片的断面图。图2是表示所使用衬底的EPD值与芯片通电特性的关系的图示. 图3是表示本专利技术的第二实施方式所涉及的发光二极管用外延晶片的断面图。图4是表示本专利技术的第三实施方式所涉及的发光二极管用外延晶片的断面图。图5是表示本专利技术的改型例的发光二极管用外延晶片的断面图。图中1 n型AlGaAs窗口层2 p型AlGaAs活性层3 p型GaAs衬底4 p型AlGaAs金属包层5 p型AlGaAs窗口层6 n型AlGaAs金属包层7 n型GaAs衬底具体实施方式为了达到上述目的，本专利技术构成如下。权利要求1的专利技术，其特征在于，在用晶舟(ボ-ト)法在p型GaAs衬底上依次液相外延p型AlGaAs活性层、n型AlGaAs窗口层的具有叠层结构(SH单异质结构)的发光二极管用的外延晶片中，规定上述p型GaAs衬底的面内的位错密度(EPD)的最大值(max值)为5,000～22,000个/cm2的范围。权利要求2的专利技术，其特征在于，在用晶舟(ボ-ト)法在p型GaAs衬底上依次液相外延p型AlGaAs金属包层、p型AlGaAs活性层、n型AlGaAs窗口层的、具有叠层结构(DH双异质结构)的发光二极管用外延晶片中，规定上述p型GaAs衬底的面内的位错密度(EPD)的最大值(max值)为5,000～22,000个/cm2的范围。权利要求3的专利技术，其特征在于，在用晶舟(ボ-ト)法在p型GaAs衬底上依次液相外延p型AlGaAs金属包层、p型AlGaAs活性层、n型AlGaAs窗口层，然后选择性腐蚀除去p型GaAs衬底的、具有叠层结构(DDH双异质结构·除去衬底型)的发光二极管用外延晶片中，规定用于该制造材料的上述p型GaAs衬底的面内的位错密度(EPD)的最大值(max值)为5,000～22,000个/cm2的范围。权利要求4的专利技术，其特征在于，在权利要求1～3中任一项所记载的发光二极管用外延晶片中，上述各层的p型和n型为相反的传导型。本专利技术是以采用晶舟法液相外延的具有叠层结构(单异质结构、双异质结构、双异质结构·除去衬底型中的任一种)的发光二极管用外延晶片作为对象。采用液相外延法是因为，与通过其他气相生长法的外延相比，其具有不容易受位错密度(EPD)影响的特点。本专利技术是基于本专利技术人对于所使用的衬底的以下见解而完成的。即，假如对于位错密度严格限制其规格，例如，将使用的p型衬底的面内的位错密度的最大值规定为1000个/cm2的话，就不会发生液相外延层自身的缺陷。但是，如果考虑到以晶舟法的衬底为对象，合格率会非常低，另外，即使使用用垂直温度梯度凝固法(VGF法)或垂直布里奇曼法(VB法)得到的衬底，在这两者之中不管哪一种情况下都会使衬底的单价变得非常高，不能提供价廉的LED用液相外延衬底(LED用外延晶片)。另一方面，如果要求过于放松，例如，将使用的p型衬底的面内的位错密度的最大值规定为30,000个/cm2的话，在位错密度为30,000个/cm2的部分上液相外延生长时会产生缺陷，在形成LED芯片时可靠性降低，不能达到作为LED的规格要求。本专利技术通过将液相外延法中所使用的衬底的面内的位错密度的最大值范围规定为5,000～22,000个/cm2，提供了价格低且结晶性良好的高质量的外延晶片。在本专利技术中将衬底的位错密度的最大值的下限规定为5,000个/cm2，这是因为，用晶舟法生长的衬底的位错密度高，如果将衬底面内的位错密度的最大值规定为不到5,000个/cm2，则几乎所有的衬底在可靠性上都不合格。另外，在本专利技术中将衬底的位错密度的最大值的上限规定为22,000个/cm2，这是因为超过22,000个/cm2时LED的相对输出低于90％，可靠性不能满足规定要求。根据本专利技术，对于液相成长LED用外延晶片时所使用的衬底，由于将该衬底面内的位错密度的最大值规定为5,000～22,000个/cm2，从而可以提供价廉质优的外延晶片。只要衬底面内的位错密度的最大值在5,000～22,000个/cm2范围内，就可以不受衬底的面内位错密度的影响，保持外延的结晶性，提供可靠的LED芯片。但是，如果超出这个范围，则受衬底的面内的位错密度的影响，影响外延层的结晶性，从而使LED芯片的可靠性降低，不能满足规定的要求。具体实施例方式以下，基于附图所示的实施方式对本专利技术加以说明。<实施方式1> 图1表示第一实施方式的单异质结构(SH结构)的LED用外延晶片。该晶片是采用液相外延法在p型GaAs衬底3上依次形成期望的发光波长所需的Al混晶比的p型AlGaAs活性层2和n型AlGaAs窗口层1。首先，用液相外延法生长图1所示的SH结构的LED用外延晶片。使用该晶片制造LED元件。并且，在该LED元件中流过45mA的电流，通电1000小时。图2中所表示的，是上述液相外延生长时所使用的p型GaAs衬底的面内的位错密度(EPD)的最大值(以下简称“EPD值”)，以及由使用该衬底的外延晶片得到的LED芯片的可靠性试验结果。图中，横轴为通电时间(hr)，纵轴为亮度下降率(相对输出)(％)，在25℃、30mA的通电条件下通电1000小时。另外，以衬底的面内的EPD值作为参数，将其变化为1000、2000、10000、20000、23000、3000本文档来自技高网...

【技术保护点】
发光二极管用外延晶片，其特征是，在采用晶舟法在ｐ型ＧａＡｓ衬底上依次液相外延ｐ型ＡｌＧａＡｓ活性层、ｎ型ＡｌＧａＡｓ窗口层的具有叠层结构的发光二极管用外延晶片中，规定上述ｐ型ＧａＡｓ衬底的面内的位错密度的最大值为５，０００～２２，０００个／ｃｍ↑［２］的范围。

【技术特征摘要】
JP 2005-2-7 2005-0309191.发光二极管用外延晶片，其特征是，在采用晶舟法在p型GaAs衬底上依次液相外延p型AlGaAs活性层、n型AlGaAs窗口层的具有叠层结构的发光二极管用外延晶片中，规定上述p型GaAs衬底的面内的位错密度的最大值为5,000～22,000个/cm2的范围。2.发光二极管用外延晶片，其特征是，在采用晶舟法在p型GaAs衬底上依次液相外延p型AlGaAs金属包层、p型AlGaAs活性层以及n型AlGaAs窗口层的具有叠层结构的发光二极管用外...

【专利技术属性】
技术研发人员：小森洋介，
申请(专利权)人：日立电线株式会社，
类型：发明
国别省市：JP[日本]