半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供一具有高压器件区和中压器件区的衬底；形成多个浅沟槽隔离结构；刻蚀所述高压器件区的衬底以形成第一沟槽；在所述第一沟槽中形成第一栅氧结构以及在中压器件区的衬底表面形成第二栅氧结构。本发明专利技术还提供一种半导体器件。本申请通过在所述高压器件区的衬底中形成第一栅氧结构来降低所述高压器件区的第一栅氧结构的高度，改善后续所述第一栅氧结构上方形成的dummy poly的高度均匀性，避免了在后续ILD0CMP工艺中所述高压器件区的dummy poly被过分误研磨的情况，为后续金属栅极的顺利填充奠定了基础。充奠定了基础。充奠定了基础。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本申请涉及MOS器件
，具体涉及一种半导体器件及其制造方法。

技术介绍

[0002]28nm HV MOS器件具有高压、大电流、驱动能力强的特性，HV MOS器件中MV(中压)器件和HV(高压)器件，中压器件和高压器件的工作电压分别为8V和32V，因此高压器件需要采用更厚的栅氧化层、更深的结深和更大的沟道长度。不同器件工作电压的巨大差异导致器件的栅氧化层厚度大不相同，高压器件的栅氧化层比中压器件的栅氧化层至少厚
[0003]HV MOS器件中，比较常见的金属栅极制程通常是先在栅氧化层上制作赝栅(dummy poly)，然后在后续制程将赝栅通过ILD0 CMP(层间绝缘化学机械研磨)工艺、干法和/或湿法刻蚀工艺去除并留下沟槽，最后在原沟槽中填入金属材料最终形成金属栅极。其中，执行ILD0 CMP(层间绝缘化学机械研磨)工艺时，因为高压器件的栅氧化层的厚度比中压器件的栅氧化层的厚度大，又因为HVMOS器件上的所有器件(中压、高压)是同时ILD0 CMP研磨，所以导致高压器件的栅氧化层上方的赝栅因高出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一具有高压器件区和中压器件区的衬底；形成多个浅沟槽隔离结构，所述浅沟槽隔离结构位于所述高压器件区和所述中压器件区的交界处以及间隔分布于所述高压器件区和所述中压器件区中；刻蚀所述高压器件区中相邻的两个浅沟槽隔离结构之间的衬底以形成第一沟槽；形成第一栅氧结构，所述第一栅氧结构填充所述第一沟槽；以及，形成第二栅氧结构，所述第二栅氧结构位于所述中压器件区中相邻的两个所述浅沟槽隔离结构之间的衬底表面。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，刻蚀所述高压器件区的相邻的两个浅沟槽隔离结构、所述浅沟槽隔离结构之间的衬底以形成第一沟槽。3.根据权利要求2所述的半导体器件的制造方法，其特征在于，刻蚀打开的所述浅沟槽隔离结构在宽度上的尺寸均为4.根据权利要求2所述的半导体器件的制造方法，其特征在于，刻蚀厚度为的所述浅沟槽隔离结构，并且刻蚀厚度为的所述衬底，以形成台阶式的所述第一沟槽。5.根据权利要求1所述的半导体器件的制造方法，其特征在于，形成第二栅氧结构的步骤包括：形成掩膜层，所述掩膜层覆盖所述浅沟槽隔离结构、所述第一栅氧结构和部分所述衬底；刻蚀所述中压器件区中相邻的两个所述浅沟槽隔离结构上的所述掩膜层以在所述掩膜...

【专利技术属性】
技术研发人员：岳庆文，夏禹，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：