半导体器件的制造方法,半导体器件的评估方法和半导体器件技术

与ＴＦＴ形成在相同衬底上的半导体元件，包括具有杂质区的岛状半导体膜；形成在岛状半导体膜上的绝缘膜；通过在第一方向（沟道宽度方向）上间隔开距离ａ而在绝缘膜上分为多个部分的电极；形成为与电极侧壁接触的具有宽度ｂ的绝缘体和形成在被分为多个部分的电极之间的区域中的绝缘体；形成在杂质区一部分表面上的硅化物层；和通过测量半导体元件的半导体膜的阻抗来评估ＴＦＴ的特性。

【技术实现步骤摘要】

本专利技术涉及一种用于评估薄膜晶体管(Thin Film Transistor之后称作TFT)特性的评估元件(之后，称作TEG(测试元件组))。此外，本专利技术还涉及一种TEG的制造方法、使用TEG的评估半导体器件中电特性的方法，和使用TEG评估的半导体器件。
技术介绍
因为常规的薄膜晶体管(TFT)由非晶半导体膜形成，所以不可能获得具有10cm2/V·Sec或更大的场效应迁移率的TFT。然而，由于出现了由结晶半导体膜形成的TFT，所以可获得具有高场效应迁移率的TFT。因为由结晶半导体膜形成的TFT具有高场效应迁移率，所以通过使用TFT可同时在相同的衬底上形成各种功能的电路。例如，以前在显示器件中，在显示部上装配驱动IC等以具有驱动电路。另一方面，使用由结晶半导体膜形成的TFT能使显示部和由移位寄存器电路、电平移动电路、缓冲电路、采样电路等形成的驱动器电路设置在相同的衬底上。驱动器电路基本上通过包含N沟道TFT和P沟道TFT的CMOS形成。为了在驱动器电路中获得高的导通电流容量，必须确保充分大的导通电流。作为提高特性的方法，有一种减小TFT寄生电阻的方法。具体地说，通过在源和漏区中提供金属硅化物来减小寄生电阻(见参考文献1日本专利申请待审公开第H10-98199号)。在源和漏区中形成金属硅化物的情形中，在硅(Si)的杂质区表面上形成金属硅化物，并形成金属硅化物和Si的接触区域。此时，当Si的杂质区具有高阻抗时，金属硅化物和Si的接触区变为肖特基结。当形成肖特基结时，接触电阻增加了；因而降低了TFT的导通特性。为了提高导通特性，必须减小Si的阻抗并使金属硅化物和Si的接触区域形成为具有欧姆接触。此外，有一种情形是用Si作为各种电路中的电阻器。然而，当形成金属硅化物时，在Si的整个表面上形成金属硅化物；因而阻抗变得过低。因此，具有一个问题，即当使用Si的金属硅化物作为电阻器时电路面积增加。这里还有一种方法，用于移除其中使用Si作为电阻器的区域的Si上的金属或金属硅化物；然而，该方法具有步骤数增加的问题。目前，正积极进行亚微米TFT的研究。然而使用金属硅化物的方法，当金属硅化物形成在源和漏区中时，很难测量Si的杂质区的阻抗。因此，当在制造TFT中不能获得想要的导通特性时，很难检查原因是在于Si的阻抗高还是在于除了Si的充分低的阻抗以外的其他方面。在制造TFT后，只要可以测量Si的阻抗，就可根据Si的阻抗来评估金属硅化物和Si之间的接触是否具有欧姆结。当TFT具有异常的特性时，只要可以确认该特性超出了标准值或在标准值之下就可立即执行反馈工序。
技术实现思路
如上所述，本专利技术的目的是测量具有TFT的衬底中Si杂质区的阻抗，所述TFT在源和漏区中形成有金属硅化物。此外，在杂质区中形成了金属硅化物，由此本专利技术的另一个目的是在没有增加步骤数的情况下制造在部分杂质区中没有形成金属硅化物的Si区域。本专利技术的另一个目的是通过制造TFT之后测量Si的电阻来执行反馈步骤并提高产量。本专利技术人考虑了TEG，其在形成有金属硅化物的衬底中，通过改变在形成TFT的通常步骤中测量Si阻抗的TEG的结构并测量特定测量条件来测量Si的阻抗。依照本专利技术的特征，一种在与形成有TFT的相同衬底上形成的半导体器件，包括具有杂质区的半导体膜；形成在半导体膜上的绝缘膜；通过在第一方向(沟道宽度方向)上间隔开距离a而在绝缘膜上的半导体膜上形成的多个电极(或被分为多个部分的电极)；形成为与电极侧壁接触的具有宽度b的绝缘体和形成在多个电极之间的区域中的绝缘体；形成在杂质区一部分表面上的硅化物层；与硅化物层连接的布线；和与电极连接的布线，其中电极之间的区域由绝缘体覆盖，其是没有硅化物层的区域。依照本专利技术，在杂质区中形成金属硅化物，可在不增加步骤数的情况下制造在部分杂质区中没有形成金属硅化物的Si区域。然后，如果必要的话，因为可制造其中没有形成金属硅化物的Si的杂质区用作电阻器的电阻元件，所以可通过使用电阻元件作为电路的电阻器来减小电路面积。依照本专利技术的一个特征，制造半导体器件的方法包括下述步骤形成岛状半导体膜；形成与半导体膜接触的第一绝缘膜；形成导电膜以覆盖半导体膜和第一绝缘膜；蚀刻该导电膜，从而形成与岛状半导体膜交叠并且其间插入第一绝缘膜的多个电极，且通过在第一方向上间隔开距离a而在半导体膜上形成该多个电极(或被分为多个部分的电极)；通过使用所述电极作为掩模将杂质元素添加到半导体膜中而形成杂质区；形成第二绝缘膜，从而覆盖所述电极和半导体膜；和对第二绝缘膜执行各向异性蚀刻，其中在对第二绝缘膜执行各向异性蚀刻的步骤中在每个电极的每个侧面上形成具有宽度b的绝缘体和在多个电极之间的区域中形成绝缘体，其中电极之间的距离a和形成在每个电极的每个侧面上的绝缘体的宽度b满足关系a＜2b。依照本专利技术的另一个特征，制造设置有用于评估的半导体元件和薄膜晶体管的半导体器件的方法，其中半导体元件的制造工序和薄膜晶体管的制造工序都包括下述步骤形成岛状半导体膜；形成与半导体膜接触的第一绝缘膜；形成导电膜，从而覆盖半导体膜和第一绝缘膜；蚀刻该导电膜，从而形成多个电极，该多个电极与半导体膜交叠并且其间插入第一绝缘膜；通过使用所述电极作为掩模将杂质元素添加到半导体膜中而形成杂质区；形成第二绝缘膜，从而覆盖该所述电极和半导体膜；对第二绝缘膜执行各向异性蚀刻，从而暴露部分半导体膜；在形成了与暴露半导体膜的部分接触的金属膜之后，通过热处理在暴露半导体膜的部分中形成金属硅化物层，其中在蚀刻半导体元件中的导电膜的步骤中，通过在第一方向上间隔开距离a而在半导体膜上形成所述多个电极(或被分为多个部分的电极)，其中在对第二绝缘膜执行各向异性蚀刻的步骤中在电极的每个侧面上形成具有宽度b的绝缘体，并在电极之间的区域中形成绝缘体，其中电极之间的距离a和形成在每个电极的每个侧面上的绝缘体的宽度b满足关系a＜2b。依照本专利技术的另一个特征，用于根据半导体元件特性评估薄膜晶体管特性的半导体器件的评估方法，其中半导体元件的制造工序和薄膜晶体管的制造工序都包括下述步骤形成岛状半导体膜；形成与半导体膜接触的第一绝缘膜；形成导电膜，从而覆盖半导体膜和第一绝缘膜；蚀刻该导电膜，从而形成电极，该电极与半导体膜交叠并且其间插入第一绝缘膜；通过使用所述电极作为掩模将杂质元素添加到半导体膜中而形成杂质区；形成第二绝缘膜，从而覆盖所述电极和半导体膜；对第二绝缘膜执行各向异性蚀刻，从而暴露部分半导体膜；在形成了与暴露半导体膜的部分接触的金属膜之后，通过热处理在暴露半导体膜的部分中形成金属硅化物层，其中在蚀刻半导体元件中的导电膜的步骤中，通过在第一方向上间隔开距离a而在半导体膜上将所述电极分为多个部分，其中在对第二绝缘膜执行各向异性蚀刻的步骤中在电极的每个侧面上形成具有宽度b的绝缘体，并在被分为多个部分的电极之间的区域中形成绝缘体，其中电极之间的距离a和形成在每个电极的每个侧面上的绝缘体的宽度b满足关系a＜2b，其中给所述电极施加使在半导体元件电极下面的半导体膜变为非导电的电压，并通过测量半导体元件的半导体膜的阻抗获得杂质区的阻抗，其中根据杂质区的阻抗评估薄膜晶体管的特性。依照本专利技术另一个特征，半导体器件包括具有杂质区的半导体膜；绝缘膜，其与本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：形成岛状半导体膜；在岛状半导体膜上形成第一绝缘膜；形成导电膜以覆盖岛状半导体膜和第一绝缘膜；蚀刻该导电膜，从而通过在第一方向上间隔开距离ａ而形成多个电极，该多个电极与岛状半导体 膜交叠，其间插入第一绝缘膜；通过使用多个电极作为掩模，将杂质元素加入到岛状半导体膜中而形成杂质区；形成第二绝缘膜，从而覆盖该多个电极和岛状半导体膜；和对第二绝缘膜执行蚀刻，从而形成在多个电极的每一个的每个侧面上形成的 具有宽度ｂ的第一绝缘体和在电极之间的区域中形成的第二绝缘体，其中电极之间的距离ａ和第一绝缘体的宽度ｂ满足关系ａ＜２ｂ。

【技术特征摘要】
JP 2005-5-31 2005-1587331.一种制造半导体器件的方法，包括形成岛状半导体膜；在岛状半导体膜上形成第一绝缘膜；形成导电膜以覆盖岛状半导体膜和第一绝缘膜；蚀刻该导电膜，从而通过在第一方向上间隔开距离a而形成多个电极，该多个电极与岛状半导体膜交叠，其间插入第一绝缘膜；通过使用多个电极作为掩模，将杂质元素加入到岛状半导体膜中而形成杂质区；形成第二绝缘膜，从而覆盖该多个电极和岛状半导体膜；和对第二绝缘膜执行蚀刻，从而形成在多个电极的每一个的每个侧面上形成的具有宽度b的第一绝缘体和在电极之间的区域中形成的第二绝缘体，其中电极之间的距离a和第一绝缘体的宽度b满足关系a＜2b。2.根据权利要求1的制造半导体器件的方法，其中半导体器件包括具有所述电极的评估元件。3.根据权利要求1的制造半导体器件的方法，其中半导体器件包括具有所述电极的电阻元件。4.根据权利要求1的制造半导体器件的方法，其中通过对第二绝缘膜执行蚀刻来暴露部分岛状半导体膜，进一步包括在形成了与暴露岛状半导体膜的部分接触的金属膜之后，通过热处理在暴露岛状半导体膜的部分中形成金属硅化物层的步骤。5.根据权利要求1的制造半导体器件的方法，其中在每个电极的每个侧面上形成的具有宽度b的第一绝缘体是侧壁。6.根据权利要求1的制造半导体器件的方法，其中通过对第二绝缘膜执行蚀刻来暴露每个电极的顶面。7.半导体器件的评估方法，包括半导体元件的制造工序和薄膜晶体管的制造工序，每个制造工序都包括形成岛状半导体膜；在岛状半导体膜上形成第一绝缘膜；形成导电膜以覆盖岛状半导体膜和第一绝缘膜；蚀刻该导电膜，从而形成多个电极，该多个电极与岛状半导体膜交叠，其间插入第一绝缘膜；通过使用多个电极作为掩模，将杂质元素加入岛状半导体膜中而形成杂质区；形成第二绝缘膜，从而覆盖该多个电极和岛状半导体膜；对第二绝缘膜执行蚀刻，从而暴露部分岛状半导体膜；在形成了与暴露岛状半导体膜的部分接触的金属膜之后，通过热处理在暴露岛状半导体膜的部分中形成金属硅化物层，给所述电极施加使在半导体元件电极的下面的岛状半导体膜变为非导电的电压，通过测量半导体元件的岛状半导体膜的阻抗获得杂质区的阻抗，和根据半导体元件中杂质区的阻抗评估薄膜晶体管的特性，其中通过在第一方向上间隔开距离a而形成所述多个电极，其中在每个电极的每个侧面上形成具有宽度b的第一绝缘体，在电极之间的区域中形成第二绝缘体，并且其中电极之间的距离a和形成在每个电极的每个侧面上的第一绝缘体的宽度b满足关系a＜2b。8.根据权利要求7所述的评估方法，其中半导体元件是评估元件。9.根据权利要求7所述的评估方法，其中半导体元件用于电路的电阻元件。10.根据权利要求7所述的评估方法，...

【专利技术属性】
技术研发人员：矶部敦生，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]