一种形成在半导体晶片上的高值多晶硅电阻器，该高值电阻器包括： 至少一个氧化物层， 制作在所述至少一个氧化物层上的第一多晶硅层，所述第一多晶硅层具有露出至少一个氧化物层的图案化且被腐蚀的开口，该被腐蚀的开口的外围限定了垂直边缘， 整个覆盖所述第一多晶硅层表面、垂直边缘以及被腐蚀的开口中任何露出的氧化物而沉积的厚度约１０００埃的第二多晶硅层，在露出的氧化物上的所述第二多晶硅层以及垂直边缘被图案化且被腐蚀以限定高值电阻器的外边缘和长度，并且在第一多晶硅层上的所述第二多晶硅层被图案化且被腐蚀以限定高值电阻器的端部， 覆盖该高值电阻器和端部的电介质，以及 通过电介质到达每个端部从而电连接该高值电阻器的金属触点。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在半导体衬底上形成多晶硅电阻器的结构和工艺，并且，更具体地涉及双层多晶硅高值电阻器结构。
技术介绍
与其它电路器件一起在同一晶片上形成高值多晶硅电阻器是困难的。一个原因是多晶硅层或多层的厚度由其它器件所需的特性来决定。例如，所沉积的多晶硅必须也形成有源器件的栅和/或发射极、低值电阻器和电容器极板。这需要典型地大于200纳米(nm)的厚度。如图1所示，多晶硅电阻率是掺杂的非线性函数，其中电阻率在掺杂浓度增加时快速减小。注入的掺杂剂的浓度控制使得很难实现大于大约0.060欧姆厘米的电阻率。因为，随着掺杂浓度减小(比较图1中的点a和点b)，电阻率随掺杂浓度的变化速率急剧增加，使得电阻率以及最终的电阻难以控制。这两方面的局限将实际的表面电阻限制成不高于2000欧姆每平方太多。因此，兆欧姆电阻器将消耗很多空间，并且将极大地增加管芯尺寸。形成高值多晶硅电阻器的尝试已经使用离子注入和减小的多晶硅厚度，但成功有限。其它结构已经使用多层多晶硅。但是这些结构常常要求除对于同一晶片上的核心器件所需的那些步骤和工艺之外的许多额外的步骤和工艺，并且所得到的电阻器具有器件和工艺控制的限制。在授予Dah-Chih Lin等人的美国专利6,211,031中描述了一种这样的尝试。该专利技术描述了一种使用两层的分裂或双值多晶硅工艺。第一层被沉积并图案化，以露出下面的电介质衬底。第二多晶硅层被沉积在第一层和电介质的上方。形成两个平行的电阻器。如果多晶硅电阻率太高，则电阻器端部接触结构将形成整流接触。其中没有建议或公开提供低欧姆端部结构的处理。腐蚀在薄多晶硅层上终止而不穿透的接触孔的工艺也是困难的。在授予Yu-Ming Tsui等人的美国专利6,054,359中可发现另一种方法。该专利描述了薄多晶硅层，在该较薄层上有较厚多晶硅层。薄层被原位掺杂，而较厚层未被掺杂。两层的组合形成了电阻器。这种特殊的专利技术尤其受到形成所形成的电阻器的端部结构一部分的未掺杂层的损害。结果是电阻器的较高欧姆端部接触。现有技术没有涉及向薄多晶硅电阻器中集成硅化物或金属触点的技术问题。在硅化物的情形中，形成反应将消耗薄多晶层的大部分，如果不是全部的话。对于接触腐蚀，所需的过度腐蚀可以完全穿透多晶层。上述问题的每一个可使电阻器不能工作或不可靠。由于这些原因，现有技术常常被迫接受高阻抗的端部结构甚至是非欧姆连接。因此，仍然需要提供高值多晶硅集成电路电阻器，该电阻器具有对现有工艺的兼容性，采用很少的(如果有的话)附加的工艺步骤，采用很好控制的对于金属化层具有较低欧姆电阻的电阻器端部结构。
技术实现思路
本专利技术的一个目的是提供一种对于典型的CMOS、双极或BiCMOS工艺流程需要一个附加的单一掩模步骤的高值多晶硅电阻器。另一个目的是改善电阻器值的控制，同时提高多晶硅电阻(在特定情形下)大于一个数量级的水平。在上面引用的Steven Leibiger的相关申请中，一个较厚的多晶硅层被沉积在硅衬底上形成的场氧化物上。该较厚的层最终可以用于形成高值电阻器的端部，采用一个第二多晶硅层形成栅、发射极、低值电阻器和电容器极板。在Leibiger申请中，本专利技术的第二个目的是从两个分别沉积的多晶硅层构造高值电阻器，其方式是由仅一层形成内禀电阻器，而由两个自对准的叠层形成电阻器端部。这使得内禀电阻器更薄，并且更轻微地被掺杂，以实现高表面电阻值(大于2000欧姆每平方)，而端部多晶硅叠层可以厚到容易地承受正常的处理，如接触腐蚀、硅化物形成、或其它已有的步骤。端部也可以相反地被注入比电阻器本体更重掺杂，使得可以实现多晶层和硅化物或接触材料之间的欧姆连接。发现第二多晶硅层的厚度减小到小于1000埃正如可以预见到的那样提高电阻，该第二多晶硅层的厚度减小主要决定了Leibeiger申请中的电阻值，然而更薄的层也可以显著减小电阻自身的标准偏差。也已经发现第二层的宽度减小正如可以预见的那样可以提高电阻，但也增加了电阻的标准偏差。然而，即使采用减小的第二层宽度，较薄的厚度仍然减小电阻的标准偏差。对于较薄的多晶硅电阻器所实现的变化上的减小的原因与几何形状和材料性质的平衡有关。多晶硅电阻器的电阻由下式表示R＝(ρ*L)/A等式1其中R是结构的电阻，ρ是电阻率(材料性质)，L是电阻器的长度，A是电阻器的截面积。截面积(A)是电阻器的厚度与宽度之积。正如上面讨论的那样，该结构的电阻率可以通过改变掺杂剂浓度来提高。然而，随着掺杂浓度减小，电阻率随掺杂浓度的变化率急剧增加，使得难以控制电阻率(以及最终的电阻)。通过减小该结构的厚度，电阻可以与掺杂剂浓度无关地提高(上述等式1中的A减小)。对于相同的注入剂量，薄多晶层具有较高的掺杂浓度(掺杂剂物质/单位体积)。同样，该层的电阻率比厚多晶层低。由这种低电阻率材料产生的结构具有小得多的变化，因为电阻率斜率减小(图1)，并且电阻器本体和端部之间的浓度驱动的扩散减少。本领域的技术人员应当理解，尽管以下的详细描述将参照示例性的实施方式、附图、以及所用的方法来进行，但本专利技术不只限于这些实施方式和所用的方法。本专利技术具有宽的范围，并且希望只由所附权利要求来限定。附图说明图1是表面电阻率与掺杂浓度关系的曲线；图2是表示由叠层覆盖的晶片区域的截面图，其顶层是多晶硅；图3是图1中多晶硅被腐蚀以露出下面的场氧化物的结构；图4是由图3得到的结构，第二多晶硅层被沉积在叠层上。该层可以或可以不使用原位或离子注入技术而掺杂；图5表示两层多晶硅都被腐蚀和图案化的图4的结构；图6是电阻器的端部接触被选择性地注入或相反被掺杂的图5的结构；图7是硅化物层已经被形成在双多晶硅端部结构上的图6的结构；图8是电介质和金属连接已经被施加以形成最终的电阻器的图7的结构，以及图9是具有端部以及包含5段弯曲的细长本体的电阻器22的形貌图。具体实施例方式按照Leibiger申请构建表面电阻率在2K欧姆每平方和23K欧姆每平方之间的高值电阻器。一些电阻器被构建成具有决定电阻率的多晶层，如下面讨论的那样，多晶层的厚度为3700埃()。另一些电阻器被构建成具有1000埃的厚度。较厚的多晶硅支柱(leg)是300埃的α-Si以及3400埃的多晶硅，构成3700埃的厚度。对于具有1000埃或3700埃的层的电阻器观察到另外的反常。如果电阻器被制作成宽度2微米、长度100微米的50个方块，则具有5段弯曲的电阻器具有一致地比没有弯曲或有10段弯曲的相同电阻器更低的电阻标准偏差。采用示例性的1000埃层以及大约4％的表面电阻标准偏差构建12K欧姆每平方的电阻器。相反，除了3700埃的层之外以同样方式制成的6K欧姆每平方电阻器具有从11％到高至43％范围内的标准偏差。对于1000埃的层，1M欧姆数量级的电阻器具有+/-5％的标准偏差，与之相比，采用3700埃层的0.3M欧姆电阻器为+/-121％。这些电阻器具有上面讨论的相同形状参数(2×100微米)，没有弯曲。采用1000埃层的12K欧姆电阻器具有-2700ppm的电阻温度系数(TCR)。然而，与3700埃层相比，对于1000埃层随电阻提高的变化率较低。图2表示来自工艺流程的包括隔离场氧化物4和场氧化物8顶部上沉积的多晶硅层6的叠层2。尽管不同于图2中的情形，但在多晶硅下面可本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种形成在半导体晶片上的高值多晶硅电阻器，该高值电阻器包括至少一个氧化物层，制作在所述至少一个氧化物层上的第一多晶硅层，所述第一多晶硅层具有露出至少一个氧化物层的图案化且被腐蚀的开口，该被腐蚀的开口的外围限定了垂直边缘，整个覆盖所述第一多晶硅层表面、垂直边缘以及被腐蚀的开口中任何露出的氧化物而沉积的厚度约1000埃的第二多晶硅层，在露出的氧化物上的所述第二多晶硅层以及垂直边缘被图案化且被腐蚀以限定高值电阻器的外边缘和长度，并且在第一多晶硅层上的所述第二多晶硅层被图案化且被腐蚀以限定高值电阻器的端部，覆盖该高值电阻器和端部的电介质，以及通过电介质到达每个端部从而电连接该高值电阻器的金属触点。2.根据权利要求1的高值电阻器，还包括向第二多晶硅层中的注入，其中所述第二多晶硅层自身的表面电阻超过2000欧姆每平方。3.根据权利要求1的高值电阻器，其中所述第二多晶硅层包括掺杂的层，其中该层在外延沉积工艺期间被原位掺杂，并且被掺杂的第二多晶硅层的表面电阻超过2000欧姆每平方。4.根据权利要求1的高值电阻器，还包括向高值电阻器的端部的注入，以提高端部的掺杂水平。5.根据权利要求1的高值电阻器，还包括在至少一个端部上制作的自对准硅化物层。6.根据权利要求5的高值电阻器，其中所述硅化物层由选自以下材料构成的组之中的一种材料组成，包括钛、钨、钴、铂、或者本领域公知的用于硅化物层的金属。7.根据权利要求1的高值电阻器，其中所述金属触点是金属柱塞。8.根据权利要求7的高值电阻器，其中所述金属柱塞是钨、铜、铝或钛或其组合。9.根据权利要求1的高值电阻器，其中所述电阻器被设置成细长的形式，沿电阻器的长度具有至少一段弯曲。10.根据权利要求1的高值电阻器，其中所述第二多晶硅层的厚度小于1000埃。11.一种用于在半导体晶片上制作高值多晶硅电阻器的工艺，该工艺包括以下...
【专利技术属性】
技术研发人员：詹姆斯·迈克尔·欧尔森，
申请(专利权)人：快捷半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。