一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管制造技术

本实用新型专利技术公开了一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，涉及半导体器件技术领域，包括衬底；漏端，设置在所述衬底上，所述漏端的横截面为圆形；源端，设置在所述衬底上，所述源端的横截面呈圆环状，且所述源端位于所述漏端外侧；栅极，位于所述源端与所述漏端之间的间隙内；以及,衬底接触端，设置在所述源端内，且与所述衬底连接。本实用新型专利技术极大地减少了MOS器件的整体面积，也让MOS器件各个点的背栅电阻变得更加均匀，同时，可调节漏端与栅极的交叠面积，减少漏端的寄生电容，另外，环形结构的MOS器件在每个方向导通阻抗都一样，可以使器件均匀导通，使电流均匀地从源极泄放到漏极。从源极泄放到漏极。从源极泄放到漏极。

【技术实现步骤摘要】
一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管


[0001]本技术涉及半导体器件
，特别是涉及一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管。

技术介绍

[0002]传统的MOS管如图1所示，包含MOS器件所在的阱，MOS器件的栅极（G）、漏极（D）、源极（S）和衬底接触。传统的MOS器件中S端的面积等于D端的面积，D端的寄生电容偏大，用作大功率的MOS驱动管时，MOS管的宽度会较大，为了不违反相关的闩锁效应规则，MOS管不能只画成一个多finger的形式，需要多个MOS多finger的面积，中间插入多条衬底，如图2所示，这样就会导致芯片的面积变大。

技术实现思路

[0003]本技术所要解决的技术问题是，克服现有技术的缺点，提供一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管。
[0004]为了解决以上技术问题，本技术的技术方案如下：
[0005]一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，包括，
[0006]衬底；
[0007]漏端，设置在所述衬底上，所述漏端的横截面为圆形；
[0008]源端，设置在所述衬底上，所述源端的横截面呈圆环状，且所述源端位于所述漏端外侧，所述源端横截面的内径大于所述漏端横截面的直径；
[0009]栅极，位于所述源端与所述漏端之间的间隙内；以及，
[0010]衬底接触端，设置在所述源端内，且与所述衬底连接。
[0011]作为本技术所述用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管的一种优选方案，其中：所述源端横截面的轴线与所述漏端横截面的轴线重合。
[0012]作为本技术所述用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管的一种优选方案，其中：所述栅极上连接有引出部分，所述引出部分伸至所述源端外。
[0013]本技术还提供了一种用作大功率的MOS器件，包括若干个基于上述技术方案所述的用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，
[0014]若干个所述MOS场效应晶体管按照层叠式排布，包括位于中部的中部MOS场效应晶体管以及依次层叠排布在所述中部MOS场效应晶体管外的若干个边部MOS场效应晶体管，
[0015]所述中部MOS场效应晶体管的所述漏端的横截面为圆形，所述边部MOS场效应晶体管的所述漏端的横截面均呈圆环状；
[0016]与所述中部MOS场效应晶体管相邻的所述边部MOS场效应晶体管的漏端位于所述中部MOS场效应晶体管的源端外，且与所述中部MOS场效应晶体管相邻的所述边部MOS场效应晶体管的漏端横截面的内径大于位于所述中部MOS场效应晶体管的源端横截面的外径，
[0017]与所述中部MOS场效应晶体管相邻的所述边部MOS场效应晶体管的漏端与所述中部MOS场效应晶体管的源端之间设置有栅极；
[0018]相邻两个所述边部MOS场效应晶体管中，外侧的所述中部MOS场效应晶体管的漏端位于内侧的所述中部MOS场效应晶体管的源端外，且外侧的所述边部MOS场效应晶体管的漏端横截面的内径大于内侧的所述中部MOS场效应晶体管的源端横截面的外径，
[0019]外侧的所述中部MOS场效应晶体管的漏端与内侧的所述中部MOS场效应晶体管的源端之间设置有栅极。
[0020]作为本技术所述用作大功率的MOS器件的一种优选方案，其中：所述中部MOS场效应晶体管中所述栅极通过所述引出部分与所有所述边部MOS场效应晶体管中的所述栅极连接。
[0021]本技术的有益效果是：
[0022]（1）本技术将漏端设置在源端内，且漏端横截面设置为圆形，源端横截面设置为圆环状，漏端与源端之间的环形区域为栅极，并将衬底接触端设置在源端内，可以极大地减少MOS器件的整体面积，也让MOS器件各个点的背栅电阻变得更加均匀，同时，在保证MOS器件的宽度和长度不变的情况下，可调节漏端与栅极的交叠面积，减少漏端的寄生电容，另外，环形结构的MOS器件在每个方向导通阻抗都一样，可以使器件均匀导通，使电流均匀地从源极泄放到漏极。
[0023]（2）本技术在栅极上设置有一段引出部分，该引出部分伸至源端外，可将栅极引至外部后打孔接出去。
[0024]（3）本技术还将若干个环形MOS器件依次层叠排布在同一衬底上，用作大功率的MOS驱动管，不用另外添加衬底接触，极大地减少了芯片的面积。
附图说明
[0025]为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
[0026]图1为传统的MOS管的结构示意图；
[0027]图2为传统的MOS管用作大功率MOS驱动管的结构示意图；
[0028]图3为第一个实施例提供的用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管的结构示意图；
[0029]图4为图3中A
‑
A的剖面示意图；
[0030]图5为第二个实施例提供的用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管的结构示意图；
[0031]图6为图5中B
‑
B的剖面示意图；
[0032]图7为本技术提供的用作大功率的MOS器件的结构示意图；
[0033]其中：1、衬底；2、漏端；3、源端；4、栅极；5、衬底接触端；6、引出部分；7、中部MOS场效应晶体管；8、边部MOS场效应晶体管。
具体实施方式
[0034]为使本技术的内容更容易被清楚地理解，下面根据具体实施方式并结合附图，对本技术作出进一步详细的说明。
[0035]实施例1：
[0036]本实施例提供了一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，为NMOS器件，包括P型衬底1，在P型衬底1上形成一个横截面为圆形的高掺杂N+区和一个横截面为圆环状的高掺杂N+区。横截面为圆形的高掺杂N+区为漏端2，横截面为圆环状的高掺杂N+区为源端3。在漏端2和源端3上引出的电极分别为漏极和源极。
[0037]其中，源端3位于漏端2的外侧，源端3横截面的轴线与漏端2横截面的轴线重合，且源端3横截面的内径大于漏端2横截面的直径，使漏端2与源端3之间形成圆环状的间隙。
[0038]在P型衬底1的表面覆盖一层二氧化硅作为绝缘层，并在绝缘层上覆盖一层金属或多晶硅，其上引出的电极为栅极4。在本实施例中，栅极4位于漏端2与源端3之间形成圆环状的间隙内，栅极4将漏端2与源端3分隔开。在栅极4上还设置有一段与栅极4连接的引出部分6，该引出部分6伸至源端3外。由于栅极4上不能打过孔，引出部分6将栅极4引至外部后打孔接出去。
[0039]在源端3内设置有衬底接触端5，该衬底接触端5与P型衬底1连接。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，其特征在于：包括，衬底(1)；漏端(2)，设置在所述衬底(1)上，所述漏端(2)的横截面为圆形；源端(3)，设置在所述衬底(1)上，所述源端(3)的横截面呈圆环状，且所述源端(3)位于所述漏端(2)外侧，所述源端(3)横截面的内径大于所述漏端(2)横截面的直径；栅极(4)，位于所述源端(3)与所述漏端(2)之间的间隙内；以及，衬底接触端(5)，设置在所述源端(3)内，且与所述衬底(1)连接。2.根据权利要求1所述的用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，其特征在于：所述源端(3)横截面的轴线与所述漏端(2)横截面的轴线重合。3.根据权利要求2所述的用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，其特征在于：所述栅极(4)上连接有引出部分(6)，所述引出部分(6)伸至所述源端(3)外。4.一种用作大功率的MOS器件，其特征在于：包括若干个基于权利要求3所述的用于集成电路的低漏端电容小尺寸环形MOS场效应晶体管，若干个所述MOS场效应晶体管设置在同一所述衬底(1)上，且按层叠式排布，包括位于中部的中部MOS场效应晶体管(7)以及依次层叠排布在所述中部MOS场效应晶体管(7)外的若干个边部MOS场效应晶体管(8)，所述中部MOS场效应晶体管(7)的所述漏端(2...

【专利技术属性】
技术研发人员：李星星，
申请(专利权)人：江苏高格芯微电子有限公司，
类型：新型
国别省市：