本发明专利技术涉及复合半导体器件、ＬＥＤ头、和图像形成装置。复合半导体器件（１００，２００，６００，６５０，７００，８００，９００）包括衬底（１０１）、多个电路、半导体薄膜层（３００，４００，５５０，６６１）、和虚设图案。在该衬底上形成电路，并且这些电路包括一个或多个布线层（２３０）。半导体薄膜层包括半导体元件并且被设置在该一个或多个层的最高表面上。虚设图案（２３２）形成在没有该一个或多个布线层的区域中。旋涂层（２２０）形成在半导体薄膜层和布线层（２３０）之间。旋涂层（２２０）可以由有机材料或氧化物材料形成。
【技术实现步骤摘要】
本专利技术涉及其中驱动电路和由驱动电路驱动的元件的复合半导体器件、并入该半导体复合半导体器件的LED头、以及并入该LED头的图像形成装置。
技术介绍
电子照相印刷机并入包含常规复合半导体器件的曝光单元。该常规复合半导体器件包括其上形成薄膜布线图案的半导体衬底并且集成驱动电路形成在该半导体衬底上。在另一衬底上制造并从该衬底释放的薄膜型LED阵列被接合到该半导体衬底上的其下面没有形成驱动电路的区域上，并且通过布线图案电连接到驱动电路。并入LED头中的LED阵列包括很多个发光二极管(LED)。需要多个布线来将LED阵列电连接到驱动电路。LED阵列和这些布线占据了在形成了驱动电路的区域以外的大区域。因此，难以使复合半导体器件小型化。
技术实现思路
本专利技术用来解决前述的问题。本专利技术的另一个目的是增加在半导体衬底上选择LED阵列的安装位置的自由度，由此实现空间的有效利用以实现复合半导体器件的小型化。复合半导体器件(100，200，600，650，700，800，900)包括衬底(101)、多个电路、半导体薄膜层(300，400，550，661)、和虚设图案(dummy pattern)(232)。电路形成在衬底上，这些电路包括一个或多个布线层(230)。半导体薄膜层包括半导体元件并且被设置在IC驱动器的布线层的最高表面上。在每个布线层中在不存在布线层的区域中形成虚设图案。旋涂层形成在所述半导体薄膜层和集成电路驱动器的布线层之间。该旋涂层由有机材料形成。该旋涂层由氧化物材料形成。该虚设图案是多个虚设图案中的一个。该虚设图案具有与每个布线层中的布线图案厚度基本相同的厚度。LED头包括衬底(101)、半导体薄膜(300)、和棒形透镜阵列(1203)。驱动电路(712a-717a)形成在衬底(101)上，并且包括第一布线层(712a-717a)和第二布线层(712b-717b)。第二布线层(712b-717b)包括用来给衬底(101)上的驱动电路布线的布线图案(712b)、没有连接到布线图案并且没有形成电路的虚设图案(712b)、和覆盖布线图案(712b)和虚设图案(712b)的绝缘膜层(713a-717a)。在半导体薄膜(300)中形成发光元件(LED)。半导体薄膜(300)被接合在所述衬底(101)上以便发光元件通过第一布线层(230)被布线至驱动电路。棒形透镜阵列(1203)将从发光元件所发射的光集中在感光鼓上。图像形成装置在记录介质上形成图像，该图像形成装置并入LED头、图像图像载体(1301a-1304a)、曝光单元(1303c)、和显影部分(1303d)。曝光单元(1303c)照射图像图像载体的带电表面以形成静电潜像。显影部分(1303d)使该静电潜像显影。由下文给出的详细描述，本专利技术的另一适用范围将变得明显。然而，应当理解的是，仅借助举例说明给出了详细描述和表示本专利技术的优选实施例的特定实例，因为对于本领域的技术人员，由该详细描述在本专利技术的精神和范围之内的各种改变和修改将变得明显。附图说明由以下给出的详细描述和仅借助举例说明给出的、并且因此没有限制本专利技术的附图，本专利技术将得到更全面的理解，并且其中图1是示出第一实施例的半导体器件的相关部分的顶视图；图2是沿图1的线A-A的复合半导体器件的截面图；图3示出形成在该多层互连的区域中的虚设图案；图4是具有在由虚设图案形成的平滑区域上制造的半导体元件的半导体薄膜的局部截面图； 图5是并入半导体薄膜层的在电路区域中具有平滑区域的复合半导体器件的顶视图；图6示出具有多个半导体层的半导体薄膜层的实例；图7示出半导体薄膜层的另一结构；图8示出其中形成了多个半导体层的半导体薄膜层的另一结构；图9示出用来形成发光元件的半导体薄膜层的结构；图10示出图9中的半导体薄膜层，其中执行蚀刻以限定隔离的发光区；图11示出半导体薄膜层的外延层的结构；图12是图11的外延结构的截面图，其被选择性地掺杂了第二导电类型的杂质以形成第二导电类型的杂质扩散区；图13示出被设置得更接近于集成电路区域的中心的平滑区域；图14示出设置在集成电路区域的中央区域上的平滑区域；图15示出并排设置在集成电路区域上的两个平滑区域；图16示出设置在集成电路区域上并彼此分开的两个平滑区域；图17是示出第二实施例的复合半导体器件的相关部分的顶视图；图18是沿图17的线B-B的延伸区域610的截面图；图19是虚设图案的局部放大图；图20示出形成在延伸区域中的虚设图案；图21示出对形成在延伸区域中的虚设图案的修改；图22示出对形成在延伸区域中的虚设图案的另一修改；图23示出对形成在延伸区域中的虚设图案的另一修改；图24示出形成在延伸区域中的另一虚设图案；图25示出平滑区域和集成电路区域的另一结构；图26示出另一结构；图27和28示出被切割成单独的芯片之前的复合半导体器件；图29是示出第三实施例的复合半导体器件的相关部分的顶视图；图30示出没有图案化的金属层占据比平滑区域小且比接合区大的面积的情况；图31示出没有图案化的金属层占据比平滑区域大的面积的情况；图32是沿图30的线C-C的截面图，示出了形成在平滑区域上的半导体薄膜；图33是第四实施例的复合半导体器件的截面图，示出了相关部分；图34是示出第五实施例的复合半导体器件的相关结构的顶视图；图35是对复合半导体器件的修改的顶视图；图36示出第六实施例的复合半导体器件的截面的相关部分；图37示出对复合半导体器件的修改；图38示出采用根据本专利技术的复合半导体器件的LED打印头；图39是示出LED单元的结构的顶视图；以及图40示出第八实施例的图像形成装置的相关部分。具体实施例方式第一实施例图1是示出第一实施例的半导体器件100的相关部分的顶视图。图2是沿图1的线A-A的复合半导体器件100的截面图。参考图1，在限定在Si衬底101上的集成电路区域102中制作电路。焊盘(pad)103用来将电功率提供给驱动电路和LED阵列和/或用来在这些驱动电路和外部电路之间传送信号。平滑区域104位于集成电路上。接合区105支撑与其接合的薄膜半导体元件。图2用图解法示出用于集成电路的多层互连结构。参考数字230表示布线图案，并且参考数字232表示用来实现集成电路的该多层互连结构的每个布线层的平坦表面的虚设图案。虚设图案232不连接到任何电路。参考数字210-216表示层间电介质膜。第一层间电介质膜210包括氧化物膜210a例如SiO2(热氧化膜)和氧化物膜210b例如通过化学汽相沉积形成的SiO2膜(即SiO2CVD)或溅射膜。第二层间电介质膜211是例如旋涂玻璃(spin-on-glass)(SOG)膜或其他旋涂绝缘膜。第二层间电介质膜212是例如氧化物膜，并且更具体地说是SiO2膜(CDD膜或溅射的膜)。层间电介质膜213-216可以是与第二层间电介质膜211和212相同的结构。参考数字217表示氮化物膜，并且更具体地说是例如P-CVD SiN膜。布线图案(金属化)230和虚设图案232可以由例如AlSiCu、AlNi、AlTi、AlCr或Cu形成。可替换地，布线图案230可以由选自AlSiCu、AlNi、AlTi、AlCr和Cu的叠层或这些材料的混合膜形成。金属层的表面可以被覆盖有Ti本文档来自技高网...
【技术保护点】
一种复合半导体器件（１００，２００，６００，６５０，７００，８００，９００），包括： 衬底（１０１）； 形成在所述衬底上的多个电路，所述电路包括一个或多个布线层（２３０）； 包括半导体器件元件并且被设置在该一个或多个布线层的最高表面上的半导体薄膜层（３００，４００，５５０，６６１）；和 在每个布线层中在没有形成布线图案的区域中形成虚设图案（２３２）；以及 所述虚设图案没有连接到该电路。
【技术特征摘要】
JP 2006-3-27 2006-0857311.一种复合半导体器件(100，200，600，650，700，800，900)，包括衬底(101)；形成在所述衬底上的多个电路，所述电路包括一个或多个布线层(230)；包括半导体器件元件并且被设置在该一个或多个布线层的最高表面上的半导体薄膜层(300，400，550，661)；和在每个布线层中在没有形成布线图案的区域中形成虚设图案(232)；以及所述虚设图案没有连接到该电路。2.根据权利要求1的复合半导体器件，其中在所述半导体薄膜层和所述布线层之间形成旋涂层(220)。3.根据权利要求2的复合半导体器件，其中旋涂层(220)由有机材料形成。4.根据权利要求2的复合半导体器件，其中旋涂层由氧化物材料形成。5.根据权利要求1的复合半导体器件，其中虚设图案是由多个单独的岛状结构形成的。6.根据权利要求1的复合半导体器件，其中虚设图案具有与该一个或多个布线层基本相同的厚度。7.根据权利要求1的复合半导体器件，其中第一厚度是布线图案的厚度加上每个布线层中的布线图案上的绝缘薄膜的厚度，第二厚度是在每个布线层中在没有形成布线图案的区域处的绝缘薄膜的厚度；其中所述虚设图案具有基本等于第一厚度和第二厚度之间的差的厚度。8.根据权利要求5的复合半导体器件，其中该多个虚设图案被设置使得相邻虚设图案之间的距离不大于所述虚设图案的厚度。9.根据权利要求5的复合半导体器件，其中该多个虚设图案被设置使得相邻虚设图案之间的距离不大于或等于1μm。10.根据权利要求5的复合半导体器件，其中该多个虚设图案包括正方形图案和矩形图案。11.根据权利要求5的复合半导体器件，其中该多个虚设图案是多种尺寸的并且被设置使得相邻虚设图案之间的距离是多个距离中的一个。12.根据权利要求1的复合半导体器件，其中在至少在其中一个布线层中的区域中形成没有图案化的层。13.根据权利要求1的复合半导体器件，其中在该一个或多个布线层的最上层上形成没有图案化的层。14.根据权利要求1的复合半导体器件，其中薄膜层形成在虚设图案的上表面和下表面上，并且上表面上的薄膜层的材料与下表面上的相同。15.根据权利要求1的复合半导体器件，其中所述虚设图案与其中形成了所述多个电路的区域相邻地形成。16.根据权利要求1的复合半导体器件，其中设置多个半导体薄膜...
【专利技术属性】
技术研发人员：荻原光彦，藤原博之，武藤昌孝，鹭森友彦，猪狩友希，
申请(专利权)人：冲数据株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。