半导体晶片及其分离方法、半导体芯片和半导体封装技术

提供了半导体晶片及其分离方法、半导体芯片和半导体封装。一种半导体晶片包括通过划片道区域彼此隔开的第一芯片区域和第二芯片区域。该半导体晶片还包括设置在划片道区域中的测试焊盘。该半导体晶片另外包括部分覆盖第一芯片区域、第二芯片区域和划片道区域的保护层，其中保护层覆盖测试焊盘的与第一芯片区域相邻的部分，并且暴露第一测试焊盘的剩余部分。分。分。

【技术实现步骤摘要】
半导体晶片及其分离方法、半导体芯片和半导体封装


[0001]本专利文件涉及半导体技术，更具体地，涉及一种半导体晶片、一种将该半导体晶片分离成多个半导体芯片的方法、从该半导体晶片分离的半导体芯片和一种包括该半导体芯片的半导体封装。

技术介绍

[0002]半导体晶片可以具有形成在基板上的电路和/或布线结构。基板可以由诸如硅的半导体材料形成。可以通过反复执行膜沉积工艺、掩模和蚀刻工艺或离子注入工艺等来形成电路和/或布线结构。
[0003]半导体晶片可以包括集成有电路和/或布线结构的芯片区域，以及位于芯片区域之间并且用于切割(dicing)的划片道(scribe lane)区域。

技术实现思路

[0004]各种实施方式涉及一种半导体晶片、分离该半导体晶片的方法、半导体芯片和包括该半导体芯片的半导体封装，其能够实现其中层叠有多个半导体芯片的半导体封装并且防止或减轻工艺缺陷。
[0005]在一个实施方式中，一种半导体晶片包括：第一芯片区域和第二芯片区域，所述第一芯片区域和所述第二芯片区域在第一方向上通过第一划片道区域彼此隔开；第一测试焊盘，其设置在第一划片道区域中；以及保护层，其设置在第一芯片区域、第二芯片区域和第一划片道区域上，并且部分覆盖第一划片道区域。保护层覆盖第一测试焊盘的与第一芯片区域相邻的部分，并且暴露第一测试焊盘的剩余部分。
[0006]在一个实施方式中，一种分离半导体晶片的方法包括以下步骤：提供半导体晶片，该半导体晶片包括：第一芯片区域和第二芯片区域，所述第一芯片区域和所述第二芯片区域在第一方向上通过第一划片道区域彼此隔开；第一测试焊盘，其设置在第一划片道区域中；以及保护层，其部分覆盖第一芯片区域、第二芯片区域和第一划片道区域，并且覆盖第一测试焊盘的与第一芯片区域相邻的部分，并且暴露第一测试焊盘的剩余部分；以及将半导体晶片切割成包括第一芯片区域的第一半导体芯片和包括第二芯片区域的第二半导体芯片。切割半导体晶片的步骤包括以下步骤：在第一测试焊盘保持与第一半导体芯片联接的情况下将第一测试焊盘与第二半导体芯片分离。
[0007]在一个实施方式中，一种半导体芯片包括上表面、第一侧表面以及位置与第一侧表面相对的第二侧表面，该半导体芯片包括：测试焊盘，其设置在上表面上并且位于与第一侧表面相邻的边缘区域中；以及芯片焊盘，其设置在上表面上并且位于与第二侧表面相邻的边缘区域中。测试焊盘包括与上表面交叠的交叠部和从第一侧表面朝向半导体芯片的外部突出的突出部。
[0008]在一个实施方式中，一种半导体封装包括：基板；以及多个半导体芯片，其在垂直方向上层叠在基板上，多个半导体芯片中的每一个具有上表面、第一侧表面和位置与第一
侧表面相对的第二侧表面。多个半导体芯片中的每一个包括：测试焊盘，其设置在上表面上并且位于半导体芯片的与第一侧表面相邻的边缘区域中；以及芯片焊盘，其设置在上表面上并且位于半导体芯片的与第二侧表面相邻的边缘区域中。每一个半导体芯片的测试焊盘包括与上表面交叠的交叠部和从第一侧表面朝向半导体芯片的外部突出的突出部。
附图说明
[0009]图1是示出根据本公开的一个实施方式的半导体晶片的平面图。
[0010]图2A是图1的半导体晶片100的一部分的放大平面图。
[0011]图2B是沿图2A的线A1
‑
A1
’
截取的截面图。
[0012]图2C是平面图，其中除了图2A的半导体晶片100的第一芯片区域110A和第二芯片区域110B以及测试焊盘122之外，还示出了保护层130。
[0013]图3A是示出分别包括图2A的第一芯片区域和第二芯片区域的两个半导体芯片的平面图。
[0014]图3B是沿图3A的线A2
‑
A2
’
的截面图。
[0015]图4A是示出根据本公开的一个实施方式的半导体芯片的截面图。
[0016]图4B是示出用于与图4A的半导体芯片进行比较的半导体芯片的截面图。
[0017]图5是示出根据本公开的一个实施方式的半导体封装的截面图。
[0018]图6是根据本公开的另一实施方式的半导体晶片的一部分的放大平面图。
[0019]图7是示出采用包括根据一个实施方式的半导体封装的存储卡的电子系统的框图。
[0020]图8是示出包括根据一个实施方式的半导体封装的另一电子系统的框图。
具体实施方式
[0021]在下文中，将参照附图详细描述本公开的实施方式的各种示例。
[0022]附图可能不一定按比例绘制，并且在一些情况下，可能夸大附图中至少一些结构的比例，以便清楚地示出所描述的示例或实现方式的某些特征。在以多层结构呈现附图或描述中的具有两层或更多层的特定示例时，所示的这些层的相对定位关系或布置层的顺序反映了所描述或示出的示例的特定实现方式，并且不同的布置层的相对定位关系或顺序可以是可行的。此外，所描述或示出多层结构的示例可能不会反映该特定多层结构中存在的所有层(例如，在两个示出的层之间可能存在一个或更多个附加层)。作为具体示例，当所描述或示出的多层结构中的第一层被称为位于第二层“上”或“上方”或位于基板“上”或“上方”时，第一层可以直接形成在第二层或基板上，但是也可以表示其中一个或更多个其它中间层可以存在于第一层与第二层或基板之间的结构。
[0023]图1是示出根据本公开的一个实施方式的半导体晶片的平面图。
[0024]参照图1，半导体晶片100可以包括多个芯片区域110和设置在多个芯片区域110中的每一个的外部的划片道区域120。
[0025]芯片区域110可以是其中集成了多个半导体器件的区域，并且在平面图中可以具有正方形形状。多个芯片区域110可以沿第一方向和第二方向以矩阵形式布置，并且彼此隔开。第二方向不同于第一方向。如图所示，例如，第一方向和第二方向以90度分开。在本实施
方式中，为了便于描述，仅示出了九个芯片区域110，但是本公开不限于此。可以对布置在半导体晶片100中的芯片区域110的数量进行各种修改。
[0026]划片道区域120可以是用于切割以将半导体晶片100分离成多个半导体芯片的区域。为了便于描述，切割线DL由划片道区域120中的虚线示出。切割线DL可以是用于将半导体晶片100分离成多个半导体芯片的虚拟分割线。在切割工艺中，物理分割装置(未示出)可以穿过切割线DL。另选地，切割线DL可以是蚀刻或激光照射光的目标。切割线DL可以在第一方向或第二方向上延伸。因为划片道区域120围绕芯片区域110，所以划片道区域120可以设置在第一方向和/或第二方向上的相邻的芯片区域110之间。也就是说，芯片区域110可以在第一方向和/或第二方向上通过划片道区域120彼此隔开。例如电参数监视器(electric parameter monitor，EPM)焊盘的测试焊盘可以形成在划片道区域120中，以用于评估半导体晶片100的各种制造工艺或特性。测试焊盘可以与芯片区域本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体晶片，所述半导体晶片包括：第一芯片区域和第二芯片区域，所述第一芯片区域和所述第二芯片区域在第一方向上通过第一划片道区域彼此隔开；第一测试焊盘，所述第一测试焊盘设置在所述第一划片道区域中；以及保护层，所述保护层设置在所述第一芯片区域、所述第二芯片区域和所述第一划片道区域上，并且部分覆盖所述第一划片道区域，其中，所述保护层覆盖所述第一测试焊盘的与所述第一芯片区域相邻的部分，并且使所述第一测试焊盘的剩余部分暴露。2.根据权利要求1所述的半导体晶片，其中，所述第一测试焊盘被配置为评估所述第一芯片区域的特性。3.根据权利要求1所述的半导体晶片，其中，所述第一测试焊盘与所述第一芯片区域电隔离。4.根据权利要求1所述的半导体晶片，其中，所述第一测试焊盘与在不同于所述第一方向的第二方向上延伸的切割线交叠。5.根据权利要求1所述的半导体晶片，其中：所述第一芯片区域包括与所述第一划片道区域相邻的第一侧和位置与该第一侧相对的第二侧；并且所述第二芯片区域包括与所述第一划片道区域相邻的第二侧和位置与该第二侧相对的第一侧，所述半导体晶片还包括：第一芯片焊盘，所述第一芯片焊盘设置在所述第一芯片区域的第二侧的边缘；以及第二芯片焊盘，所述第二芯片焊盘设置在所述第二芯片区域的第二侧的边缘。6.根据权利要求5所述的半导体晶片，其中，所述第一芯片焊盘和所述第二芯片焊盘是引线接合焊盘。7.根据权利要求1所述的半导体晶片，其中：所述第一芯片区域包括与所述第一划片道区域相邻的第一侧和位置与该第一侧相对的第二侧；并且所述第二芯片区域包括与所述第一划片道区域相邻的第二侧和位置与该第二侧相对的第一侧，所述半导体晶片还包括：第二划片道区域，所述第二划片道区域在所述第一方向上与所述第二芯片区域的第一侧相邻；以及第二测试焊盘，所述第二测试焊盘设置在所述第二划片道区域中，并且被配置为评估所述第二芯片区域的特性，其中，所述保护层覆盖所述第二测试焊盘的与所述第二芯片区域的第一侧相邻的部分，并且使所述第二测试焊盘的剩余部分暴露。8.根据权利要求1所述的半导体晶片，其中，所述第一测试焊盘包括在不同于所述第一方向的第二方向上彼此分离的两个或更多个部分。9.根据权利要求1所述的半导体晶片，其中，所述保护层包括聚合物基的绝缘材料。
10.一种分离半导体晶片的方法，所述方法包括以下步骤：提供半导体晶片，所述半导体晶片包括：第一芯片区域和第二芯片区域，所述第一芯片区域和所述第二芯片区域在第一方向上通过第一划片道区域彼此隔开；第一测试焊盘，所述第一测试焊盘设置在所述第一划片道区域中；以及保护层，所述保护层部分覆盖所述第一芯片区域、所述第二芯片区域和所述第一划片道区域，并且覆盖所述第一测试焊盘的与所述第一芯片区域相邻的部分，并且使所述第一测试焊盘的剩余部分暴露；以及将所述半导体晶片切割成包括所述第一芯片区域的第一半导体芯片和包括所述第二芯片区域的第二半导体芯片，其中，切割所述半导体晶片的步骤包括以下步骤：在所述第一测试焊盘保持与所述第一半导体芯片联接的情况下将所述第一测试焊盘与所述第二半导体芯片分离。11.根据权利要求10所述的方法，其中，沿在不同于所述第一方向的第二方向上延伸并且与所述第一测试焊盘交叠的切割线来执行所述切割所述半导体晶片的步骤。12.根据权利要求11所述的方法，其中，所述切割所述半导体晶片的步骤使所述第一测试焊盘保持完整无损。13.根据权利要求10所述的方法，其中：所述第一芯片区域包括与所述第一划片道区域相邻的第一侧和位置与该...

【专利技术属性】
技术研发人员：徐铉哲，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：