一种芯片的表层结构和芯片制造技术

一种芯片的表层结构和芯片，包括设置于芯片表面的金属互联结构，该金属互联结构表面设有焊盘，还包括至少一平坦介质层，该平坦介质层覆盖于金属互联结构外露表面且在焊盘处设有开孔，该平坦介质层开孔处侧壁与该焊盘之间形成有锐角。本实用新型专利技术能减缓芯片表面的高低起伏，进一步减小应力，还能避免应力差异大导致的开裂，提高芯片可靠性。提高芯片可靠性。提高芯片可靠性。

【技术实现步骤摘要】
一种芯片的表层结构和芯片


[0001]本技术涉及半导体芯片领域，特别是一种芯片的表层结构和芯片。

技术介绍

[0002]砷化镓芯片也即砷化镓集成电路(gallium arsenide integrated circuit，GaAsIC)，是指用半导体砷化镓(GaAs)器件构成的集成电路。砷化镓集成电路具有的优势主要包括：高频率、高速度、高功率、低噪声和低功耗。其在国民经济建设和国防建设中有着许多重要用途，而且是硅集成电路所替代不了的。其主要应用领域是：通信卫星、电视卫星接收、移动通信、高清晰度电视、微波毫米波数字频率源、光通信、超高速率讯号处理、微型超级计算机、恶劣环境下用计算机和控制机、高性能仪器、微波传感以及许多重要的国防军用电子装备等。
[0003]参见图9，现有的砷化镓芯片1，其表层通常具有金属互联结构2和钝化层3，该金属互联结构2设有外凸的焊盘，该钝化层3覆盖于砷化镓芯片1的表层，并在金属互联结构2的焊盘处设置开孔3。这种结构下，由于金属互联结构或者底层的高低起伏影响，砷化镓芯片的表层起伏较大，起伏位置处受到较大的应力，则后续工艺或者封装测试时存在一定的损坏风险，例如裂开，水汽进入等，造成可靠性问题，导致产品无法使用。

技术实现思路

[0004]本技术的主要目的在于克服现有的芯片表层起伏较大，影响后续工艺或封装测试的缺陷，提出一种芯片的表层结构和芯片，使得芯片表层更平坦，减小应力，提高产品可靠性。
[0005]本技术采用如下技术方案：
[0006]一种芯片的表层结构，包括设置于芯片表面的金属互联结构，该金属互联结构表面设有焊盘，其特征在于：还包括至少一平坦介质层，该平坦介质层覆盖于金属互联结构外露表面且在焊盘处设有开孔，该平坦介质层开孔处侧壁与该焊盘之间形成有锐角。
[0007]所述锐角为所述平坦介质层开孔的侧壁与对应的所述焊盘中与该侧壁相交且被所述平坦介质层覆盖的端面的夹角，锐角的角度范围为40
°‑
75
°
。
[0008]所述金属互联结构包括若干金属互联层和若干介质层，该若干金属互联层由下至上依次电性连接且底层的金属互联层与所述芯片的电极电性连接，该若干介质层分别设置于相邻的两金属互联层之间；所述平坦介质层覆盖于最上层的金属互联层的表面和介质层外露的表面，并在最上层金属互联层的焊盘处设有所述开孔。
[0009]所述平坦介质层的厚度范围是5
‑
10um。所述平坦介质层为非感光型的有机材料或感光型的有机材料。所述非感光型的有机材料为聚酰亚胺；所述感光型的有机材料为聚苯并恶唑或BCB。
[0010]本技术还包括有钝化层，该钝化层覆盖于所述平坦介质层表面以及所述开孔与所述焊盘的交界处。所述开孔处侧壁的钝化层与所述焊盘中与该侧壁相交且被钝化层覆
盖的端面的夹角为锐角，锐角的角度范围为40
°‑
75
°
。
[0011]一种芯片，包括芯片，其特征在于：该芯片上述的一种芯片的表层结构。
[0012]由上述对本技术的描述可知，与现有技术相比，本技术具有如下有益效果：
[0013]1、本技术中，在芯片表层覆盖平坦介质层，从而减缓芯片表面的高低起伏，进一步减小应力，该平坦介质层在焊盘处设有开孔，开孔处侧壁与该焊盘之间形成有锐角，避免应力差异大导致的开裂，提高芯片可靠性。
[0014]2、本技术中，平坦介质层与金属互联结构的锐角为平坦介质层开孔的侧壁与焊盘中与该侧壁相交且被平坦介质层覆盖的端面的夹角，能避免裂开，水汽进入等，确保芯片正常使用。
[0015]3、本技术中，平坦介质层为一层或两层或多层有机材料，能大大减少芯片表层高低起伏状况，增大了后续工艺和封装测试的工艺窗口，平坦介质层可以是感光型的有机材料或非感光型的有机材料,优选为PBO，利用光刻显影制作开孔，制作工艺简单。
[0016]4、本技术中，还设置有钝化层覆盖于平坦介质层表面以及开孔与焊盘交界处，保护其所覆盖的化合物半导体器件，防止水汽入侵化合物半导体器件，以及避免机械碰撞，确保化合物半导体器件的可靠度佳，钝化层与焊盘的夹角也为锐角，避免应力差异大导致的开裂，提高芯片可靠性。
附图说明
[0017]图1为本技术剖视图；
[0018]图2为芯片结构图；
[0019]图3为芯片表层覆盖平坦介质层示意图；
[0020]图4为平坦介质层表面覆盖遮蔽层并蚀刻示意图(实施例一)；
[0021]图5为平坦介质层蚀刻开口示意图；
[0022]图6为去除遮蔽层示意图；
[0023]图7为感光材料的平坦介质层光刻区域示意图；
[0024]图8为平坦介质层光刻开孔示意图；
[0025]图9为现有芯片结构图；
[0026]其中：
[0027]10、芯片，11、金属互联结构，12、焊盘，13、第一金属互联层，14、第二金属互联层，15、第三金属互联层，16、第一介质层，17、第二介质层，20、平坦介质层，21、开孔，30、钝化层，40、遮蔽层。
具体实施方式
[0028]以下通过具体实施方式对本技术作进一步的描述。
[0029]本技术中出现的“第一”、“第二”等用语仅是为了方便描述，以区分具有相同名称的不同组成部件，并不表示先后或主次关系。
[0030]在本技术的描述中，需要说明的是，若采用了“上”、“下”、“左”、“右”、“前”、“后”、“表面”、“表层”、“侧壁”等指示的方位或位置关系为基于附图所示的方位或位置关
系，仅是为了便于描述本技术，而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术保护范围的限制。
[0031]实施例一
[0032]参见图1，一种芯片的表层结构，芯片10表层设有金属互联结构11，该金属互联结构11设有至少一焊盘12，还包括至少一平坦介质层20，该平坦介质层20覆盖于金属互联结构11外露表面，并在焊盘12处设有开孔21，该平坦介质层20的开孔21处侧壁与该焊盘12之间形成有锐角a。
[0033]进一步的，本技术中，平坦化前，参见图2为作业完表层金属材料后的晶圆，该晶圆的芯片具有金属互联结构，焊盘12为表层的金属互联结构11中的金属接触区域。具体的，该金属互联结构包括若干金属互联层和若干介质层，该若干金属互联层由下至上依次电性连接且底层的金属互联层与芯片10的电极电性连接，该若干介质层分别设置于相邻的两金属互联层之间。
[0034]本技术中，以三层金属互联层和两层介质层为例，由下至上包括有第一金属互联层13、第二金属互联层14，第三金属互联层15、第一介质层16和第二介质层17，第一金属互联层13与芯片的电极电性连接，第三金属互联层15设有焊盘。第一介质层16填充于第一金属互联层13和第二金属互联层14本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的表层结构，包括设置于芯片表面的金属互联结构，该金属互联结构表面设有焊盘，其特征在于：还包括至少一平坦介质层，该平坦介质层覆盖于金属互联结构外露表面且在焊盘处设有开孔，该平坦介质层开孔处侧壁与该焊盘之间形成有锐角。2.如权利要求1所述的一种芯片的表层结构，其特征在于：所述锐角为所述平坦介质层开孔的侧壁与对应的所述焊盘中与该侧壁相交且被所述平坦介质层覆盖的端面的夹角。3.如权利要求1所述的一种芯片的表层结构，其特征在于：所述金属互联结构包括若干金属互联层和若干介质层，该若干金属互联层由下至上依次电性连接且底层的金属互联层与所述芯片的电极电性连接，该若干介质层分别设置于相邻的两金属互联层之间；所述平坦介质层覆盖于最上层的金属互联层的表面和介质层的外露表面，并在最上层金属互联层的焊盘处设有所述开孔。4.如权利要求1所述的一种芯片的表层结构，其特征在于：所述平坦介质层的厚度范围是5

【专利技术属性】
技术研发人员：郑坤，林志东，吴伟鑫，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：新型
国别省市：