半导体结构及其形成方法技术

本公开提供一种半导体结构，其包括用于增强金属

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开实施例涉及一种半导体结构及其形成方法，其包括用于增强金属
‑
电介质粘附性并防止金属扩散的原位化学机械抛光自组装单层。

技术介绍

[0002]集成电路包括例如晶体管、电容器、电阻器及二极管等众多装置。最初彼此隔离的这些装置通过配线内连在一起，以形成功能电路。此种配线是通过多个金属化层及多个通孔完成的，所述多个金属化层包括提供横向电连接的金属线，所述多个通孔在两个相邻的经堆叠金属化层之间提供垂直电连接。金属线及通孔通常被称为内连结构。内连结构正日益决定先进集成电路的性能及密度的极限。

技术实现思路

[0003]本公开的一个方面涉及一种半导体结构。所述半导体结构包括衬底及位于所述衬底上的第一介电层。接触结构嵌置在所述第一介电层中，包括导电线。所述半导体结构还包括位于所述导电线上的自组装单层以及位于所述第一介电层及所述导电线上的第二介电层。所述自组装单层化学接合到所述导电线及所述第二介电层。
[0004]本公开的另一方面涉及一种形成半导体结构的方法。所述方法包括在第一介电层中形成接触结构，所述接触结构包括扩散阻障及被所述扩散阻障环绕的导电线。所述方法还包括在所述导电线上形成自组装单层，其中所述自组装单层包括具有下式(I)的自组装分子：
[0005]X
‑
L
‑
Q(I)
[0006]其中X是硫醇、胺、硒醇、异腈、羧酸、异羟肟酸、膦酸、吡啶、联吡啶或三联吡啶；Q是烷氧基硅烷、氯硅烷或三氯硅；且L是亚烷基。所述方法还包括在所述自组装单层及所述第一介电层上沉积第二介电层。
[0007]本公开的又一方面涉及一种形成半导体结构的方法。所述方法包括刻蚀衬底上的第一介电层，以在所述第一介电层中形成接触开口。所述方法还包括沉积沿着所述接触开口的侧壁及底部并在所述第一介电层的顶表面上延伸的扩散阻障层。所述方法还包括在所述扩散阻障层上沉积导电材料层，以填充所述接触开口的剩余体积。所述方法还包括执行化学机械抛光(CMP)工艺，以从所述第一介电层的所述顶表面移除过量的导电材料层及所述扩散阻障层，从而在所述接触开口中形成接触结构，所述接触结构包括扩散阻障及被所述扩散阻障环绕的导电线。所述方法还包括将包括自组装分子的溶液施加到所述第一介电层、所述扩散阻障及所述导电线，其中所述自组装分子通过其头部基团化学接合到所述导电线的表面，以在所述导电线上形成自组装单层。所述方法还包括执行CMP后清洁工艺，以移除由所述CMP工艺产生的污染物及未粘结的自组装分子。所述方法还包括在所述自组装单层、所述扩散阻障及所述第二介电层上沉积第二介电层，其中所述自组装分子通过其与所述头部基团相对的末端基团化学接合到所述第二介电层。
附图说明
[0008]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0009]图1是根据一些实施例用于制作半导体结构的方法的流程图。
[0010]图2A至图2E是根据一些实施例在制作工艺的各种阶段期间半导体结构的剖视图。
[0011]图2F示出图2E所示的半导体结构的详细部分。
[0012]图3是根据一些实施例的化学机械抛光(chemical mechanical polishing，CMP)设备的示意图。
具体实施方式
[0013]以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及排列的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例及/或配置之间的关系。
[0014]此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0015]通常使用其中向介电层中刻蚀沟槽开口及通孔开口的镶嵌工艺来制作金属内连件。用金属填充沟槽开口及通孔开口，然后使用例如化学机械抛光(CMP)工艺将其平坦化。
[0016]在多层内连结构中，金属线(例如，铜线)被布设在经堆叠介电层中，且通过通孔从一层连接到另一层。在一些情况下，使用上述的单镶嵌或双镶嵌工艺来制作金属线及通孔。在此类工艺中，在介电层中形成下部层级的金属线之后，在介电层之上形成另一介电层，并将所述另一介电层图案化以形成沟槽开口及通孔开口。然后用金属填充沟槽开口及通孔开口，以分别形成上部层级的金属线及通孔。
[0017]影响多层内连结构的电可靠性的问题是上部介电层与下伏金属线之间的粘附性。不良的金属线
‑
介电层粘附性可导致分层。当金属线的一部分从上覆介电层剥离或分离时，会发生分层。金属线从上覆介电层的分层可能由于几个原因而发生，包括上覆介电层的沉积期间的热应力及膜的内应力。因此，在半导体装置的制造期间，具有可靠的金属线
‑
介电层粘附性是重要的。
[0018]金属线通常由例如铜等导电金属制成。铜从金属线扩散到上覆介电层可不仅导致多层内连结构的劣化，而且降低集成电路的整体性能。
[0019]在本公开的实施例中，为了改善相邻金属化层之间的金属线
‑
电介质粘附性，在金
属线与上覆介电层之间形成自组装单层(self
‑
assembled monolayer)。自组装单层由可化学粘结到金属线及上覆介电层的自组装分子形成。由于所形成共价键的强粘结强度，自组装单层有助于改善金属线与上覆介电层之间的粘附性。自组装单层的存在因此有助于减轻介电层从金属线的剥离或分层。自组装单层将金属线与上覆介电层物理分离。因此，自组装单层还充当扩散阻障，以防止金属线中的导电金属扩散到上覆介电层中。因此，由导电金属在经堆叠金属化层之间的扩散引起的泄漏得以减轻。
[0020]图1是根据一些实施例用于制作半导体结构200的方法100的流程图。图2A至图2D是根据一些实施例在方法100的各种阶段中半导体结构200的剖视图。以下参照图2A至图2E中的半导体结构200详细地论述方法100。在一些实施例中，在方法100之本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：衬底；第一介电层，位于所述衬底上，所述第一介电层包括嵌置在其中的接触结构，所述接触结构包括导电线；自组装单层，位于所述导电线上；以及第二介电层，位于所述第一介电层及所述导电线上，其中所述自组装单层化学接合到所述导电线及所述第二介电层。2.根据权利要求1所述的半导体结构，其中所述自组装单层包括自组装分子，所述自组装分子各自在一端上具有能够粘结到所述导电线的第一基团且在另一端上具有能够粘结到所述第二介电层的第二基团。3.根据权利要求2所述的半导体结构，其中所述自组装分子由下式表示：X
‑
L
‑
Q其中：X是硫醇、胺、硒醇、异腈、羧酸、异羟肟酸、膦酸、吡啶、联吡啶或三联吡啶；Q是烷氧基硅烷、氯硅烷或三氯硅；且L是亚烷基。4.根据权利要求3所述的半导体结构，其中L是亚甲基、亚乙基或亚丙基。5.根据权利要求3所述的半导体结构，其中Q是三甲氧基硅烷。6.根据权利要求2所述的半导体结构，其中所述自组装分子包括硫醇基三甲氧基硅烷、(3
‑
氨丙基)三甲氧基硅烷或3
‑
巯基丙酸。7.根据权利要求1所述的半导体结构，其中所述自组装单层具有介于约1nm至约6nm范围内的厚度。8.根据权利要求1所述的半导体结构，其中所述接触结构还包括环绕所述导电线的扩散阻障，所述扩散阻障接触所述第一介电层。9.一种形成半导体结构的方法，包括：在第一介电层中形成接触结构，所述接触结构包括扩散阻障及被所述扩散阻障环绕的导电线；在所述导电线上形成自组装单层，其中所述自组装单层包括具有下式的自组装分子：X
‑...

【专利技术属性】
技术研发人员：官振禹，匡训冲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：