半导体器件及其制作方法技术

本申请提供一种半导体器件及其制作方法，涉及半导体技术领域，解决半导体器件的电学性能差的技术问题，该半导体器件包括衬底和位于衬底上的介质层；介质层中设有刻蚀停止层和位于刻蚀停止层上的第一金属层，第一金属层至少包裹刻蚀停止层的侧壁；衬底背离介质层的一侧设有通孔，通孔中填充有导电体，导电体贯穿通孔的底部与第一金属层电导通。本申请提供的半导体器件的电学性能好。导体器件的电学性能好。导体器件的电学性能好。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本申请涉及半导体
，尤其涉及一种半导体器件及其制作方法。

技术介绍

[0002]随着集成电路设计和制造水平的不断发展，在封装
，普通的2D
‑
IC封装结构会带来线路过长的问题，致使电路的运算速度降低且功耗增加，3D
‑
IC封装结构应运而生。3D
‑
IC封装结构可以有效的减小线路长度，提高运算速度，降低功耗，能够实现更低成本、更快速及更高密度的芯片集成。
[0003]3D
‑
IC封装结构中，晶圆堆叠结合之后，需要在键合晶圆中形成通孔，并在通孔中填充导电体以实现不同晶圆之间的互连，通孔穿透衬底(例如硅)和介质层作为多片晶圆连接的通道，通孔由穿透衬底的硅通孔(Trough
‑
Silicon Via，简称TSV)和穿透介质层的介质通孔(Trough Dielectric Via，简称TDV)纵向连接而成，TSV技术是通过在芯片与芯片之间，晶圆与晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底和位于所述衬底上的介质层；所述介质层中设有刻蚀停止层和位于所述刻蚀停止层上的第一金属层，所述第一金属层至少包裹所述刻蚀停止层的侧壁；所述衬底背离所述介质层的一侧设有通孔，所述通孔中填充有导电体，所述导电体贯穿所述通孔的底部与所述第一金属层电导通。2.根据权利要求1所述的半导体器件，其特征在于，所述第一金属层具有包裹所述刻蚀停止层的周向侧壁的第一延伸部。3.根据权利要求2所述的半导体器件，其特征在于，所述第一金属层还包括第二延伸部，所述第二延伸部位于所述刻蚀停止层的背离所述通孔的一侧，所述第一延伸部连接于所述第二延伸部的侧方边缘。4.根据权利要求3所述的半导体器件，其特征在于，所述第二延伸部覆盖所述刻蚀停止层。5.根据权利要求1
‑
4中任一项所述的半导体器件，其特征在于，所述通孔包括开孔和阻挡层，所述阻挡层至少覆盖所述开孔的周向侧壁，且所述阻挡层设置在所述导电体和所述开孔的周向侧壁之间。6.根据权利要求1
‑
4中任一项所述的半导体器件，其特征在于，所述介质层中沿竖直方向还嵌设有至少一层第二金属层，所述第二金属层与所述第一金属层之间电导通。7.一种半导体器件的制作方法，其特征在于，包括：提供前端器件，所述前端器件包括衬底和位于所述衬底上的介质层，所述介质层中嵌设有刻蚀停止层和位于所述刻蚀停止层上的第一金属层，所述第一金属层至少包裹所述刻蚀停止层的侧壁；在所述衬底背离所述介质层的一侧形成通孔；在所述通孔中形成导电体，所述导电体贯穿所述通孔的底部并与所述第一金属层电导通。8.根据权利要求7所述的半导体器件的制作方法，其特征在于，提供前端器件，所述前端器件包括衬底和位于所述衬底上的介质层，所述介质层中嵌设有刻蚀停止层和位于所述刻蚀停止层上的第一金属层，所述第一金属层至少包裹所述刻蚀停止层的侧壁，具体步骤包括：提供衬底；在衬底上形成介质层；在所述介质层上形成凹槽；在所述介质层以及所述凹槽中形成初始刻蚀停止层，所述初始刻蚀停止层的厚度小于或等于所述凹槽的深度；在所述凹槽对应的部分所述初始刻蚀停止层上形成第一掩膜层；以所...

【专利技术属性】
技术研发人员：张永会，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：