半导体器件及其制备方法技术

本发明专利技术提供了一种半导体器件及其制备方法，衬底；沟道区和漂移区，位于所述衬底内；源区和漏区，分别位于所述沟道区和所述漂移区内；栅极结构，位于所述源区和所述漏区之间的所述衬底上；场板，位于所述漂移区的部分表面上且延伸至所述漂移区内，所述栅极结构覆盖所述场板的部分宽度；电荷耦合区，位于所述漂移区内且包围所述场板的底面及至少部分侧面；本发明专利技术提高了半导体器件抗辐照性能。发明专利技术提高了半导体器件抗辐照性能。发明专利技术提高了半导体器件抗辐照性能。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]BCD工艺是一种集合Bipolar器件、CMOS器件和DMOS器件的芯片制造工艺，BCD工艺具有高跨导、强负载驱动能力、集成度高和低功耗的优点。其中DMOS器件是BCD电路中的核心部分，一般DMOS器件所占的芯片面积为总面积的60%以上，目前为了工艺集成所使用的是LDMOS器件。随着BCD技术的发展，BCD产品的应用也越来越广泛，其中在辐照环境下（譬如：太空环境、医疗设备、安检设备等）的应用也被广泛研究。
[0003]辐照环境会对电子元器件产生影响，通常称为辐照效应。在辐照效应中，考虑的首要因素一般为总剂量效应，即环境中的中子，质子，电子，γ射线等导致辐照损伤积累，使得器件性能退化或失效。其机理包括：（1）辐照导致氧化层中产生空穴、电子对，氧化层厚度越厚，效应越明显。 在LDMOS器件中，场板的辐照效应最为明显；（2）电子逃逸，空穴留着场板中；（3）场板中空穴在其附近的器件区域耦合出电子；（4）耦合出的电子导致器件性能退化，如漏电、阈值漂移等。在LDMOS器件中，还表现出漂移区宽度变窄，源漏击穿电压下降。
[0004]目前，针对辐照环境下的应用，业内通常的解决方案（称为：加固方案）有三种：（1）电路设计的加固，譬如设计多个冗余电路；（2）封装技术的加固，譬如采用抗辐照的封装材料；（3）工艺的加固。其中，工艺的加固方案是成本最为低廉、最容易实现的技术方案，目前的工艺加固往往只是针对于STI区域，对象是普通的逻辑电路产品，如FPGA，DSP电路，对于功率器件，较少有人进行工艺的抗辐照加固，因此需要一种无额外光罩、对场板区域进行加固的结构及方法。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件及其制备方法，以提高半导体器件的抗辐照性能。
[0006]为了达到上述目的，本专利技术提供了一种半导体器件，包括：衬底；沟道区和漂移区，位于所述衬底内；源区和漏区，分别位于所述沟道区和所述漂移区内；栅极结构，位于所述源区和所述漏区之间的所述衬底上；场板，位于所述漂移区的部分表面上且延伸至所述漂移区内，所述栅极结构覆盖所述场板的部分宽度；电荷耦合区，位于所述漂移区内且包围所述场板的底面及至少部分侧面。
[0007]可选的，所述电荷耦合区包括包围所述场板的至少部分侧面的第一电荷耦合区和包围所述场板的底面的第二电荷耦合区，所述第一电荷耦合区贴合所述场板的至少部分侧面，所述第二电荷耦合区贴合所述场板的底面。
[0008]可选的，所述第一电荷耦合区和所述第二电荷耦合区的离子掺杂类型相同。
[0009]可选的，所述第一电荷耦合区和所述第二电荷耦合区的离子掺杂类型均为P型。
[0010]可选的，所述场板的厚度为500
Å
~1200
Å
。
[0011]本专利技术还提供了一种半导体器件的制备方法，包括：提供衬底；形成漂移区于所述衬底内，形成电荷耦合区于所述漂移区内，形成场板于所述漂移区的部分表面上，且所述场板延伸至所述漂移区内，所述电荷耦合区包围所述场板的底面及至少部分侧面；以及，形成沟道区于所述衬底内，分别形成源区和漏区于所述沟道区和所述漂移区内，形成栅极结构于所述源区和所述漏区之间的所述衬底上，所述栅极结构覆盖所述场板的部分宽度。
[0012]可选的，形成所述电荷耦合区和所述场板的步骤包括：在所述衬底上依次形成硬掩模层和图形化的光刻胶层，所述图形化的光刻胶层具有开口，沿着所述开口向下刻蚀所述硬掩模层以使所述开口延伸显露出所述衬底的表面；采用第一离子注入工艺向所述开口的侧面进行离子注入以在所述硬掩模层下方的衬底中形成第一电荷耦合区；采用第二离子注入工艺向所述开口的底面进行离子注入以在所述开口的底面的衬底中形成第二电荷耦合区；去除所述图形化的光刻胶层；以及，采用热氧化工艺在所述开口的底部形成场板，所述第一电荷耦合区包围所述场板的至少部分侧面，所述第二电荷耦合区包围所述场板的底面，所述第一电荷耦合区和所述第二电荷耦合区构成所述电荷耦合区。
[0013]可选的，所述第一离子注入工艺的离子注入角度与所述开口的深度方向具有夹角，所述第二离子注入工艺的离子注入角度平行于所述开口的深度方向。
[0014]可选的，形成所述场板之后，去除所述硬掩模层，对所述衬底进行离子注入以在所述衬底中形成所述漂移区。
[0015]可选的，所述热氧化工艺的工艺温度为850℃~1100℃，所述热氧化工艺的工艺气体包括氧气和氢气且所述氧气和所述氢气的比例为1:2~4:1。
[0016]在本专利技术提供的半导体器件及其制备方法中，沟道区和漂移区位于衬底内，源区和漏区分别位于沟道区和漂移区内，栅极结构位于源区和漏区之间的衬底上；场板位于漂移区的部分表面上且延伸至漂移区内，栅极结构覆盖场板的部分宽度，电荷耦合区位于漂移区内且包围场板的底面及至少部分侧面。本专利技术通过电荷耦合区包围场板的底面及至少部分侧面，当半导体器件处于辐照环境中，电荷耦合区能够有效耦合辐照环境产生的界面电荷，使得半导体器件的漏电性能及耐压性能不会衰退，从而提高半导体器件的抗辐照性能。
附图说明
[0017]图1为本专利技术一实施例提供的半导体器件的制备方法的流程图。
[0018]图2A~2J为本专利技术一实施例提供的半导体器件的制备方法中相应步骤的剖面示意
图，其中图2J为本专利技术一实施例提供的半导体器件的剖面示意图。
[0019]其中，附图标记为：10
‑
衬底；11
‑
漂移区；12
‑
沟道区；20
‑
硬掩模层；30
‑
图形化的光刻胶层；31
‑
开口；41
‑
第一电荷耦合区；42
‑
第二电荷耦合区；50
‑
场板；61
‑
栅氧化层；62
‑
栅极多晶硅；63
‑
侧墙；71
‑
漏区；72
‑
源区；81
‑
金属硅化物层；82
‑
接触孔停止层；91
‑
漏极电连接件；92
‑
源极电连接件。
具体实施方式
[0020]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0021]图2J为本实施例提供的半导体器件的剖面示意图。请参考图2J，本实施例提供了一种半导体器件，包括：衬底10、漂移区11、沟道区12、场板50、漏区71、源区72、栅极结构及电荷耦合区。衬底10的材质可以包括硅、碳、锗、镓和砷中的一种或多种，在衬底10中形成有有源区（图中未示出），漂移区11和沟道区12位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；沟道区和漂移区，位于所述衬底内；源区和漏区，分别位于所述沟道区和所述漂移区内；栅极结构，位于所述源区和所述漏区之间的所述衬底上；场板，位于所述漂移区的部分表面上且延伸至所述漂移区内，所述栅极结构覆盖所述场板的部分宽度；电荷耦合区，位于所述漂移区内且包围所述场板的底面及至少部分侧面。2.如权利要求1所述的半导体器件，其特征在于，所述电荷耦合区包括包围所述场板的至少部分侧面的第一电荷耦合区和包围所述场板的底面的第二电荷耦合区，所述第一电荷耦合区贴合所述场板的至少部分侧面，所述第二电荷耦合区贴合所述场板的底面。3.如权利要求2所述的半导体器件，其特征在于，所述第一电荷耦合区和所述第二电荷耦合区的离子掺杂类型相同。4.如权利要求3所述的半导体器件，其特征在于，所述第一电荷耦合区和所述第二电荷耦合区的离子掺杂类型均为P型。5.如权利要求1所述的半导体器件，其特征在于，所述场板的厚度为500
Å
~1200
Å
。6.一种半导体器件的制备方法，其特征在于，包括：提供衬底；形成漂移区于所述衬底内，形成电荷耦合区于所述漂移区内，形成场板于所述漂移区的部分表面上，且所述场板延伸至所述漂移区内，所述电荷耦合区包围所述场板的底面及至少部分侧面；以及，形成沟道区于所述衬底内，分别形成源区和漏区于所述沟道区和所述漂移区内，形成栅极结构于所述源区和所述漏区之...

【专利技术属性】
技术研发人员：于绍欣，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：