避免高反射率界面的CMOS成像器及其制造方法技术

一种图像传感器（２０）及制造方法，其中该传感器包括铜（Ｃｕ）金属化级（１３５ａ，１３５ｂ），允许结合较薄的级间介质叠层（１３０ａ－１３０ｃ）以导致象素阵列（１００）显示增加的光敏感性。图像传感器包括具有最小厚度的阻挡金属层（１３２ａ，１３２ｂ）的结构，阻挡金属层经过传感器阵列中的每个象素的光路，或者具有从每个象素的光路选择除去的阻挡金属层的一部分（５０），从而最小化反射率。即，通过进行各种阻挡或单掩模方法，在阵列中的每个象素的光路的位置完全除去阻挡金属层的一部分。在另一个实施例中，可以通过自对准沉积在Ｃｕ金属化上形成阻挡金属层（１４２）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体图像传感器，更具体地说，涉及表现出减小的反射率和增加的光敏性的新的CMOS(互补金属氧化物半导体)图像传感器阵列结构和用于制造这样的图像传感器阵列的工艺。
技术介绍
CMOS图像传感器开始替代传统的CCD传感器用于如数码相机，蜂窝电话，PDA(个人数字助理)，个人计算机等的要求图像获取的应用中。有利地，通过应用用于如光电二极管或类似的半导体器件的现有CMOS制造工艺，在低成本下制造CMOS图像传感器。另外，可以采用单电源操作CMOS图像传感器，这样可以将对其的功耗限制到低于CCD传感器的功耗，并且进一步，CMOS逻辑电路和类似的逻辑处理器件可以容易地集成到传感器芯片中，并且从而可以微型化CMOS图像传感器。图1描述了根据现有技术的CMOS图像传感器像素阵列10。如所示，该阵列包括多个微透镜12，每一个都是半球形，排列在如旋涂聚合体的光滑平整化层17上，其在能够形成微透镜阵列的颜色滤镜阵列15上形成。颜色滤镜阵列15包括独立的红色，绿色和蓝色滤镜元件25(原色滤镜)或可选地，青色，红紫色和黄色滤镜元件(补色滤镜)。微透镜阵列12的每个微透镜22与对应的颜色滤镜元件25对准并且包括像素20的上部光接收部分。像素20包括在半导体衬底14的部分上制造的单元部分，衬底14的部分包括结合金属化互连级M1，M2铝(Al)布线层35a，35b的一个或更多级间介质层30a-30c的叠层。例如，级间介质材料可以包括聚合体或SiO2。当Al金属化互连层35a，35b没有要求钝化时，不出现各自的阻挡层。还如图1所示，具有Al金属化35a，b的每个像素单元20还包括最终的铝金属级36，其能够使布线接合到每个像素20间的金属化M1和M2并且在布线接合级36上形成最终的钝化层28。此最终的钝化层28可以包括SiN，SiO2或其组合。虽然没有详细描述，但是每个像素20都包括光电转换器件，该器件包括进行光电转换的如光电二极管18的光敏元件和进行电荷放大和开关的CMOS晶体管(未示出)。每个像素20都产生对应于每个像素接收到的光的密度的信号电荷并且通过在半导体衬底14上形成的光电转换(光电二极管)元件18转换为信号电流。在Si衬底14表面形成的非硅化物扩散区域上形成另外的阻挡或覆盖层，例如，如SiN的氮化物层38。因为Al金属电阻率的增加，在当前的CMOS图像传感器中的铝金属级35a，35b的使用要求更高的介质叠层。介质越高意味着要求介质层30a--30c越厚，这导致到达像素光电转换元件(光电二极管)的光密度减小，即像素20的敏感性受损。当半导体工业与用于0.18mm节点CMOS图像传感器技术的AlCu并驾齐驱时，对提供具有用于M1，M2级的铜(Cu)金属线的CMOS图像传感器有很高的期望，这要求更薄的级间介质叠层从而当更多光线到达光电二极管时增加像素阵列的敏感性。然而，因为铜对氧化和污染的敏感性，在铜金属上要求钝化级时，在铜布线上要求SiN，SiC，SiCN或类似的钝化层。然而，当钝化层提供折射率失配时，它们的存在将倾向于在像素单元的光路中反射光，从而降低器件敏感性。因此，对提供CMOS图像传感器和制造方法也有更高的期望，其中传感器包括铜(Cu)金属线用于金属化M1，M2级，其促使更薄的级间介质叠层并且还在像素单元光路中具有各自的超薄阻挡层部分或者从像素单元光路除去阻挡层从而增加像素单元的敏感性。
技术实现思路
因此，本专利技术的一个目的是提供具有铜(Cu)金属化级的图像传感器，允许结合较薄的级间介质叠层以导致像素阵列表现出增强的光敏感性。光敏感性的提高可能因为简单的几何结构；随着高度减小，对任意给定角度，到达恰当的像素的光的量增加。本专利技术的另一个目的是解决由提供另外的铜金属钝化层引起的折射率失配问题，并且，同时，通过最优化透镜下的介质层的厚度，增加光学图像传感器的敏感性。本专利技术的另一个目的是提供制造具有铜(Cu)金属化级的图像传感器的方法，其允许结合较薄的级间介质叠层以导致像素阵列表现出增加的光敏感性。描述了许多实施例，这些实施例包括具有最小厚度的阻挡金属层的结构，阻挡金属层经过传感器阵列中的每个象素的光路，或者具有从每个象素的光路选择除去的阻挡金属层的一部分，从而最小化反射率。例如，在一个实施例中，形成的用于阵列中的Cu互连金属布线的阻挡金属层的厚度等于或小于20nm。可选地，执行不同阻挡或单掩模方法，完全除去位于用于阵列中的每个像素的光路处的部分阻挡金属层。在另一个实施例中，可以通过自对准无电镀Cu覆盖沉积，即与铜自对准，或通过使用相同的掩模以选择构图并且除去像素区域中的阻挡层，形成阻挡金属层。根据本专利技术的一个方面，提供了包括像素阵列的图像传感器，包括半导体衬底，包括在其中形成的光敏元件，所述元件位于所述阵列中的对应像素的每个位置，用于接收入射光；第一级间介质层，在所述衬底上形成；至少一个金属互连层，在所述第一级间介质层上形成，所述金属互连层包括在所述阵列中的每个光敏元件之间形成的Cu金属布线结构；以及第二级间介质层，在所述阵列中的所述Cu金属互连层和用于接收入射光的顶层之间形成，其中所述Cu金属互连层促使薄第一和第二级间介质层缩短光路并且从而增加由在所述阵列中的每个光敏元件接收的光的量。在一个实施例中，在经过所述阵列的每个像素的光路的每个所述Cu金属布线结构上形成阻挡材料层。在另一个实施例中，从经过每个阵列像素的光路的区域选择除去在金属互连层上形成的阻挡材料的一部分。另外，对此实施例，可选地为阵列的每个像素提供在像素侧壁上形成的光反射材料层，光反射材料层增加由像素的光敏元件接收的光的量。根据本专利技术的另一方面，提供了用于制造像素图像传感器阵列的方法，该方法包括如下步骤a.在半导体衬底中为每个阵列像素形成对应的光敏元件，所述元件适于接收入射到各自像素的光；b.形成在所述衬底上形成的第一级间介质层；c.形成在所述第一级间介质层上形成的至少一个金属互连层，所述形成的金属互连层包括在所述阵列中的每个光敏元件之间形成的Cu金属布线结构；以及d.在所述阵列的所述Cu金属互连层上形成第二级间介质层，其中所述Cu金属互连层促使形成薄第一和第二级间介质层以缩短光路并且从而增加由所述阵列中的每个光敏元件接收的光的量。在一个实施例中，在自对准工艺中在金属互连层的每个Cu金属布线结构上形成阻挡材料层。在另一个实施例中，在Cu金属布线结构上和第一级间介质层上覆盖沉积薄阻挡材料层，从而经过每个阵列像素的光路。在另一个实施例中，在经过所述阵列的每个像素的光路的部分，通过包括进行一个或多个掩模的多个工艺或在自对准掩模工艺中，选择除去薄阻挡材料层。另外，这些实施例，可选地为阵列的每个像素提供在像素侧壁上形成的光反射材料层，光反射材料层增加由像素的光敏元件接收的光的量。附图说明通过下面结合附图的详细描述将使本领域的技术人员明白本专利技术的目的，特征和优点，其中图1示出了根据现有技术的CMOS图像传感器像素阵列10；图2通过截面图，示出了根据本专利技术的第一实施例的图像传感器阵列100；图3(a)通过截面图，示出了根据本专利技术的第二实施例的方法形成的图像传感器阵列100a；图3(b)通过截面图，示出了图3(a)的图像传感器阵列100b的可选第二实施例本文档来自技高网...

【技术保护点】
一种包括像素阵列的图像传感器，包括：半导体衬底，包括在其中形成的光敏元件，所述元件位于所述阵列中的对应像素的每个位置，用于接收入射光；第一级间介质层，在所述衬底上形成；至少一个金属互连层，在所述第一级间介质层上形成， 所述金属互连层包括在所述阵列中的每个光敏元件之间形成的Ｃｕ金属布线结构；以及第二级间介质层，在所述阵列中的所述Ｃｕ金属互连层和用于接收入射光的顶层之间形成，其中所述Ｃｕ金属互连层促使薄第一和第二级间介质层缩短光路并且从而增加 由在所述阵列中的每个光敏元件接收的光的量。

【技术特征摘要】
【国外来华专利技术】US 2004-12-23 10/905,2771.一种包括像素阵列的图像传感器，包括半导体衬底，包括在其中形成的光敏元件，所述元件位于所述阵列中的对应像素的每个位置，用于接收入射光；第一级间介质层，在所述衬底上形成；至少一个金属互连层，在所述第一级间介质层上形成，所述金属互连层包括在所述阵列中的每个光敏元件之间形成的Cu金属布线结构；以及第二级间介质层，在所述阵列中的所述Cu金属互连层和用于接收入射光的顶层之间形成，其中所述Cu金属互连层促使薄第一和第二级间介质层缩短光路并且从而增加由在所述阵列中的每个光敏元件接收的光的量。2.根据权利要求1的图像传感器，其中所述第一和第二级间介质层的每一个都具有在2k到20k之间的厚度范围。3.根据权利要求1的图像传感器，还包括在每个所述Cu金属布线结构上形成的阻挡材料层，所述阻挡材料层经过所述阵列的每个像素的光路。4.根据权利要求1的图像传感器，还包括在所述衬底和所述第一级间介质层之间形成的阻挡材料层。5.根据权利要求3的图像传感器，其中在所述金属互连层中的所述形成的Cu布线上形成的所述阻挡材料包括选自SiN，SiON，SiC，SiCN，SiCON或SiCO的材料。6.根据权利要求3的图像传感器，其中在所述金属互连层中的所述形成的Cu布线上形成的所述阻挡材料的厚度范围在20到2k之间。7.根据权利要求3的图像传感器，其中从与所述阵列的每个像素的光路一致的区域选择除去在所述形成的金属互连层上形成的所述阻挡材料的一部分。8.根据权利要求7的图像传感器，还包括在每个像素的所述光敏元件上的所述衬底中形成的绝缘材料结构。9.根据权利要求8的图像传感器，还包括在所述衬底和所述第一级间介质层之间形成的阻挡材料层，所述阻挡材料层在每个像素的所述光敏元件上形成的对应绝缘材料结构上的一部分被选择除去。10.根据权利要求7的图像传感器，其中对于所述阵列的每个像素，在像素侧壁上形成光反射材料层，所述光反射材料层使由所述光敏元件接收的光的量增加。11.根据权利要求10的图像传感器，其中对于所述阵列的每个像素，还在所述像素中的所述光敏元件上的所述半导体衬底的表面上形成所述反射材料层。12.根据权利要求10的图像传感器，其中加衬每个像素的侧壁的所述反射材料层包括SiN，SiC，Al，TiN，或钨，Ru，多晶Si，多晶Ge。13.根据权利要求11的图像传感器，其中加衬每个像素的侧壁的所述反射材料层沉积的厚度范围在50到2k之间。14.根据权利要求1的图像传感器，其中所述第一和第二级间介质层材料包括低k有机材料。15.根据权利要求1的图像传感器，其中所述第一和第二级间介质层材料包括低k无机材料。16.根据权利要求1的图像传感器，还包括顶层，所述顶层包括滤镜元件阵列，每个滤镜元件对应于一个阵列像素。17.根据权利要求16的图像传感器，还包括在所述顶层上形成的与所述滤镜元件阵列对准的像素微透镜阵列，每个微透镜对应于一个滤镜元件。18.一种用于制造像素图像传感器阵列的方法，包括如下步骤a.在半导体衬底中为每个阵列像素形成对应的光敏元件，所述元件适于接收入射到各自像素的光；b.形成在所述衬底上形成的第一级间介质层；c.形成在所述第一级间介质层上形成的至少一个金属互连层，所述形成的金属互连层包括在所述阵列中的每个光敏元件之间形成的Cu金属布线结构；以及d.在所述阵列的所述Cu金属互连层上形成第二级间介质层，其中所述Cu金属互连层促使形成薄第一和第二级间介质层以缩短光路并且从而增加由所述阵列中的每个光敏元件接收的光的量。19.根据权利要求18的方法，其中形成包括在所述阵列中的每个光敏元件之间的位置形成的Cu金属布线结构的金属互连层的所述步骤c包括在所述第一级间介质层上提供掩模，所述掩模构图为在所述第一级间介质层中的每个光电二极管之间打开沟槽；进行蚀刻工艺以在每个光电二极管之间的所述位置打开所述沟槽；以及在所述沟槽中沉积Cu金属以形成所述金属布线结构。20.根据权利要求19的方法，其中所述步骤c还包括进行所述金属布线结构的化学机械抛光步骤的步骤。21.根据权利要求20的方法，还包括在所述金属互连层的每个所述Cu金属布线结构上形成阻挡材料层的步骤，所述形成包括执行自对准工艺以在所述金属互连层的每个形成的所述Cu金属布线结构上沉积所述阻挡材料层。22.根据权利要求21的方法，其中在每个所述Cu金属布线结构上在自对准工艺中沉积阻挡材料的所述步骤还包括执行无电镀工艺。23.根据权利要求12的方法，其中在所述无电镀工艺中沉积的所述阻挡材料包括NiWP，CoWP或CoWB。24.根据权利要求18的方法，还包括如下步骤通过在所述Cu金属布线结构上和所述第一级间介质层上覆盖沉积阻挡材料层，在所述金属互连层的所述Cu金属布线结构上形成阻挡材料层，从而经过每个阵列像素的光路。25.根据权利要求24的方法，还包括从与所述阵列的每个像素的光路一致的区域选择除去所述阻挡材料的一部分的步骤。26.根据权利要求25的方法，其中在覆盖沉积所述阻挡材料层后，从与光路一致的区域选择除去所述阻挡材料的一部分的所述步骤包括如下步骤提供掩模结构，所述掩模结构光刻构图为在经过每个像素的所述光路的位置打开所述阻挡材料层的区域；以及进行蚀刻工艺以在所述区域除去所述阻挡材料层。27.根据权利要求25的方法，其中在所述阵列中的所述Cu金属互连层上形成第二级间介质层后，在与光路一致的区域选择除去所述阻挡材料的一部分的所述步骤包括如下步骤提供掩模结构，所述掩模结构光刻构图为在经过每个像素的所述光路的位置打开孔；进行蚀刻工艺以在所述区域选择除去第二级间介质层和阻挡...

【专利技术属性】
技术研发人员：JW阿基森，JP甘比诺，MD贾菲，RK莱迪，RJ拉斯尔，AK斯坦珀，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]