【技术实现步骤摘要】
使用自对准双构图方法形成焊盘图形 的方法、使用其所形成的焊盘图形布局、 以及使用自对准双构图方法形成接触孔的方法
本申请涉及制造半导体器件的方法。更具体，本专利技术涉及使用自 对准双构图方法在半导体器件中形成图形的方法。
技术介绍
对于高集成度的半导体器件应当形成精细图形。应当减小器件的 尺寸以在给定的区域内形成更多的器件。为此，应当减小图形的间距 (图形的宽度和间隔宽度的总和)。随着设计尺寸显著减小，在形成 半导体器件中需要更加精细的图形。然而，难以使用传统光刻工序在 半导体器件中形成精细图形，由于光刻工序的解析度限制。期望适于形成各种类型的图形，例如线图形、焊盘图形和接触孔 图形，包括具有不同图形的图形的技术。
技术实现思路
本专利技术提供在半导体图形中以低于光刻的解析度极限的解析度形 成图形的方法。本专利技术还提供在半导体器件中形成精细图形以及具有各种尺寸和 间距的图形的方法。本专利技术进一步提供以低于光刻工序的解析度极限的解析度形成接 触孔的方法。本专利技术的上述和其他的特性和优势的至少一个可以通过提供自对 准构图方法来实现，该自对准构图方法用于形成图形，包括...
【技术保护点】
一种用于形成图形的自对准构图方法，包括：在衬底上形成第一层；在第一层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形成牺牲层的各个面对部分之间的间隙；在该间 隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模，蚀刻牺牲层，以露出第一硬掩模图形；使用所露出的第一硬掩模图形和第二硬掩模图形，露出第一层；以及使用第一和第二硬掩模图形蚀刻露出的第一层。
【技术特征摘要】
KR 2006-10-2 10-2006-00974041.一种用于形成图形的自对准构图方法，包括在衬底上形成第一层；在第一层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形成牺牲层的各个面对部分之间的间隙；在该间隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模，蚀刻牺牲层，以露出第一硬掩模图形；使用所露出的第一硬掩模图形和第二硬掩模图形，露出第一层；以及使用第一和第二硬掩模图形蚀刻露出的第一层。2. 如权利要求l的方法，其中通过原子层淀积方法形成牺牲层。3. 如权利要求l的方法，其中形成第二硬掩模图形包括 在牺牲层上形成硬掩模层，同时使用该硬掩模层填充该间隙；并且各向同性地蚀刻硬掩模层以露出牺牲层。4. 如权利要求3的方法，其中该各向同性蚀刻是湿法蚀刻。5. 如权利要求l的方法，其中第一和第二硬掩模图形的每一个包 括氧化物、氮化物和多晶硅的至少一个。6. 如权利要求1的方法，其中第一和第二硬掩模图形是多晶硅层。7. 如权利要求l的方法，其中第一层是导电层。8. 如权利要求7的方法，其中形成多个第一硬掩模图形包括在导电层上形成多个第一硬掩模图 形，第一硬掩模图形的每一个包括第一线掩模图形和第一焊盘掩模图 形，该第一线掩模图形具有第一线宽，该第一焊盘掩模图形具有第二 线宽，该第一焊盘图形从第一线掩模图形延伸，第一焊盘掩模图形和 第一线掩模图形之间的距离以及相邻第一硬掩模图形的第一焊盘掩模 图形之间的距离的至少一个大于相邻第一硬掩模图形的第一线掩模图 形之间的距离，形成第二硬掩模图形包括在间隙中形成第二硬掩模图形，该第二 硬掩模图形包括第二焊盘掩模图形和第二线掩模图形，在第一焊盘掩 模图形和第一线掩模图形之间或者在相邻第一硬掩模图形的第一焊盘 掩模图形之间形成第二焊盘掩模图形，在相邻的第一硬掩模图形的第 一线掩模图形之间形成第二线掩模图形，以及蚀刻所露出的第一层包括使用第一和第二硬掩模图形来形成焊盘 图形。9. 如权利要求8的方法，其中焊盘图形一致地彼此分开。10. 如权利要求9的方法，其中焊盘图形之间的距离对应于牺牲层的厚度。11. 如权利要求8的方法，其中形成第一硬掩模图形包括在每个 第一硬掩模图形之下形成辅助图形。12. 如权利要求ll的方法，其中辅助图形具有与牺牲层相同的厚度。13. 如权利要求l的方法，其中第一层是绝缘层。14. 如权利要求13的方法，还包括 在第二硬掩模图形上形成光刻胶图形，该光刻胶图形包括横跨第 二硬掩模图形所形成的缝隙，以露出部分第二硬掩模图形和邻接该第 二硬掩模图形的部分牺牲层...
【专利技术属性】
技术研发人员：李芝英，张大铉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。