接合垫结构及其制作方法技术

本发明专利技术提供一种接合垫结构及其制作方法。上述接合垫结构包含：第一导电材料层；介电材料层，设置于所述第一导电材料层上方；第二导电材料层；多个导通孔，设置于所述介电材料层之中，且所述导通孔电性连接所述第一导电材料层与所述第二导电材料层；以及导线，设置于所述导通孔的周边附近，且所述导线设置于所述介电材料层之中。上述导线对包围导通孔的介电层中产生的龟裂提供阻障层。虽然龟裂会无法控制地散布于导通孔阵列的导通孔之间，但通过导线可阻隔上述龟裂，因此，龟裂不会散布至芯片或晶片的附近区域。导线可以具有各种不同形状及尺寸，以配合适当的应用。另外，由于导线具有大体上连续的长度，因此，导线也会对接合垫提供额外的强度。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路的制作，特别涉及一种可限制金属层间介电 层龟裂的接合垫结构。
技术介绍
接合垫是介于容纳在半导体芯片内的集成电路及芯片封装体之间的接 口。 一般来说，传送电力、接地及输入/输出信号至芯片元件需要大量的接合 垫。因此，为了确保较高的芯片合格率，制作具有足够高合格率的接合垫是 十分重要的。一般传统的接合垫结构包含由芯片元件末端延伸的金属层，且该金属层由通常是氧化硅的金属层间介电层(inter-metal dielectric layer; IMD)所分隔。金属导通孔穿过上述金属层间介电层，以连接上述金属层。进行接合打线于 接合的金属图案及上述芯片封装体，以在该芯片及封装体之间形成电性连 接。接着，除了上述金属层的接合位置外，覆盖保护层于上述金属层的表面， 封合该芯片，使得芯片免于污染物的污染及提供避免刮伤的保护层。一种接合垫失效的形式是由于在接合工艺中所施加的外力，使得打线从 上述接合的金属图案脱落。另一种接合垫失效的形式是由于在接合工艺中引 起一个或多个底下层的分层所施予的外力，而引起接合垫的脱离。另外，再 一种接合垫失效的形式是金属介电层的龟裂现象。图1本文档来自技高网...

【技术保护点】
一种接合垫结构，包含：第一导电材料层；介电材料层，设置于所述第一导电材料层上方；第二导电材料层；多个导通孔，设置于所述介电材料层之中，且所述导通孔电性连接所述第一导电材料层与所述第二导电材料层；以及导线，设置于所述导通孔的周边附近，且所述导线设置于所述介电材料层之中。

【技术特征摘要】
US 2006-11-7 11/557,3721.一种接合垫结构，包含第一导电材料层；介电材料层，设置于所述第一导电材料层上方；第二导电材料层；多个导通孔，设置于所述介电材料层之中，且所述导通孔电性连接所述第一导电材料层与所述第二导电材料层；以及导线，设置于所述导通孔的周边附近，且所述导线设置于所述介电材料层之中。2. 如权利要求1所述的接合垫结构，其中所述导线包含直线形状，且所 述直线形状具有外部周边及内部周边，所述导通孔设置于由所述导线的所述 内部周边所定义的所述介电材料层的区域内。3. 如权利要求1所述的接合垫结构，其中所述导线大体上围绕所述导通孔。4. 如权利要求1所述的接合垫结构，还包含接合的金属图案，设置于所 述第二导电材料层的顶部表面上方；以及接合打线，连接所述接合的金属图案。5. 如权利要求1所述的接合垫结构，其中所述介电材料层包含复合式介 电层。6. 如权利要求1所述的接合垫结构，其中所述导通孔及所述导线包含的 导电材料选自钨、铝、铜及硅化物所组成的群组。7. 如权利要求2所述的接合垫结构，其中所述介电材料层的龟裂存在于 所述第一及第二导电材料层，以及所述导线的所述内部周边之间。8. —种接合垫的制作方法，包括 提供半导体芯片；形成第一介电材料层于所述半导体芯片上方；形成第一...

【专利技术属性】
技术研发人员：曹佩华，林亮臣，牛保刚，刘忆台，江浩然，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]