【技术实现步骤摘要】
【国外来华专利技术】釆用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路
技术介绍
本专利技术大体上涉及集成电路的制造。在CMOS技术中，为了提高NMOS和PMOS深亚微米晶体管 的性能，现有技术在PMOS晶体管的沟道中使用压应力，而对NMOS 晶体管则使用拉应力。使用应变沟道的现有技术受到很多限制。例如在PMOS器件中 可能产生多晶硅耗尽效应。另外，在PMOS器件中可能会发生拉应 变。剩余的拉应变降低PMOS器件的空穴迁移率。因此，需要一种更好的互补型金属氧化物半导体的制造工艺， 特别是一种能提高PMOS器件性能的工艺方法。附图简述附图说明图1是处于制造初期阶段的PMOS晶体管的放大的截面图2是处于下一个制造阶段的PMOS晶体管的放大的截面图3是根据本专利技术的一个实施例的处于图2所示制造阶段的下一个阶段的PMOS晶体管的放大的截面图4是根据本专利技术的一个实施例的处于图3所示制造阶段的下一个阶段的PMOS晶体管的放大的截面图5是根据本专利技术的一个实施例的处于图4所示制造阶段的下一个阶段的PMOS晶体管的放大的截面图6是根据本专利技术的一个实施例的处于图5所示制造阶段的下一...
【技术保护点】
一种方法，包括：形成替代金属栅极；以及形成抬高的Ｐ型源极漏极。
【技术特征摘要】
【国外来华专利技术】US 2005-6-21 11/159,4301.一种方法，包括形成替代金属栅极；以及形成抬高的P型源极漏极。2. 根据权利要求1所述的方法，其特征在于，所述方法包括形 成介电常数大于10的栅极介电部。3. 根据权利要求1所述的方法，其特征在于，所述方法包括形 成伪多晶硅栅电极，有选择地去除所述伪多晶硅栅电极，以及利用 金属栅电极代替所述伪多晶硅栅电极。4. 根据权利要求1所述的方法，其特征在于，所述方法包括形 成位于所述伪多晶硅栅电极之上的氮化物蚀刻阻止层。5. 根据权利要求4所述的方法，其特征在于，所述方法包括去 除位于互补结构的PMOS侧上的所述氮化物蚀刻阻止层。6. 根据权利要求5所述的方法，其特征在于，所述方法包括形 成U形栅极介电部。7. —个半导体结构，包括衬底，所述衬底具有抬高的P型源极漏极；以及 金属栅电极。8. 根据权利要求7所述的结构，其特征在于，所述抬高的源极 漏极由硅和锗形成。9. 根据权利要求7所述的结构，其特征在于，所述结构包括U 形栅电极。10. 根据权利要求7所述的结构，其特征在于，所述结构包括 介电常数大于10的栅电极。11. 一种方法，包括 形成伪栅电极；利用氮化物蚀刻阻止层覆盖...
【专利技术属性】
技术研发人员：J卡瓦利洛斯，A卡佩拉尼，J布雷斯克，S达塔，M多奇，M梅茨，C巴恩斯，R曹，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。