芯片级封装及其制造方法和大功率集成电路器件技术

本发明专利技术公开了一种芯片级封装及其制造方法和大功率集成电路器件，所述芯片级封装包括半导体裸片，具有电连接到所述大功率集成电路的电源总线阵列，以及多条多层凸点下金属化电源总线，互相平行设置并且穿越所述半导体裸片的整个长度，所述多条多层凸点下金属化电源总线电连接到所述电源总线阵列，并且还包括具有使互连球设置其上的几何形状的厚金属层。

【技术实现步骤摘要】

本专利技术涉及半导体器件封装技术，特别涉及利用倒装互连的芯片(chip) 级封装。
技术介绍
在现有的芯片级封装技术中，芯片级封装的典型尺寸已减小到相当接近 硅裸片(die)的尺寸。与此同时，在包含集成电路，诸如大功率开关模式电 压调节器电路(功率器件)的现代裸片芯片中，对高电流、低电压的需求继 续增加。因此，裸片芯片制造商面临着在高电流处理能力与这种功率器件尺 寸之间的取舍问题。即，要达到高电流的处理能力，器件的尺寸必须既厚且 大，以处理大功率和使功率器件能够散热。而另一方面，为了减小功率器件 的尺寸，每个功率器件处理的电流通常减少。图1A示出在裸片尺寸与其电流处理能力之间取舍的现有技术半导体裸 片100的俯视图。现有技术半导体裸片100包括衬底101、绝缘层102、 焊盘103和接触区域104的阵列。衬底101还包括预制的集成电路，例如大 功率开关模式电压调节器集成电路和金属传导通路(未图示)。绝缘层102， 如二氧化硅(Si02)或氮化硅(Si3N4)膜，设置在衬底101和焊盘103之上。 焊盘103可以包括大功率开关模式电压调节器集成电路的源极、漏极和栅极。 在焊盘103正上方的绝缘层102上形成多个开口，从而形成接触区104的阵 列。图1B描述了图1A的现有技术半导体裸片100沿着接触区104纵向(Y 一方向)的截面图。如图所示，现有技术半导体裸片100包括具有焊盘103的衬底101，该衬底101被绝缘层102覆盖。绝缘层102包括焊盘103上方 的多个开口，该开口形成接触区104。图1C为图1A的现有技术半导体裸片 100沿着接触区104横向(X—方向)的截面图。如图所示，每个传统的金 属接触区104横向长度(X—方向)等于其纵向长度(Y—方向)。当运载 高电流的开关模式电压调节器集成电路用于半导体裸片100时，功效因高互 连电阻产生的高导通损耗导致的散热而被降低。在高电流和高功效级别上， 在集成电路装置中有三个主要地方的互连电阻可以减小电路封装、元件和 互连。其中，电路封装和互连是影响高互连电阻最重要的两个因素。这在漏 源导通电阻(RDS(0N))因半导体制造工艺提高而明显减小的情况下尤为突出。 因此，对于如今消费电子的性熊和操作来说，包含实现低互连电阻的大功率 晶体管的芯片级封装十分重要。在对高电流处理能力的要求持续提高时，半导体裸片ioo和它的芯片级 封装不能进一步减小互连电阻。这是因为装有半导体裸片ioo的现有半导体 芯片级封装不能减小互连电阻，而这随着输出电流量的增大变得越来越重 要。而且，随着半导体裸片100和接触区104的减小，焊盘103相应的电流 密度增大。而高电流密度会因接触区104的铝粒子电迁移到衬底101而引起 器件故障。甚至，电迁移现象还可能造成包含半导体裸片100的现有芯片级 封装出现断路情况。
技术实现思路
本专利技术的目的在于提供一种用于大功率集成电路的芯片级封装，该封装 包括半导体裸片，具有电连接到所述大功率集成电路的电源总线阵列，以及 多条多层凸点下金属化电源总线，互相平行设置并且穿越所述半导体裸片的 整个长度，所述多条多层凸点下金属化电源总线电连接到所述电源总线阵 列，并且还包括具有使互连球设置其上的几何形状的厚金属层。本专利技术的另一个目的在于提供一种用于大功率集成电路的芯片级封装 的方法。该方法包括在半导体裸片上形成集成电路；并且形成电源总线阵列， 所述电源总线阵列与所述集成电路电连接；形成多层凸点下金属化电源总 线，该电源总线包括位于所述电源总线阵列中互相平行的每条电源总线上方 的厚金属层，所述多层凸点下金属化电源总线与所述集成电路通过所述电源总线阵列电连接；并且在所述多层凸点下金属化电源总线上形成互连球阵 列。附图说明以下附图作为说明书的一部分，与说明书一起，对本专利技术具体实施方式 进行阐释，用于本专利技术原理的解释。图1A是表示现有技术半导体裸片的俯视图，该半导体裸片的金属连接 区阵列中每个连接区的长度(X-方向)和宽度(Y-方向)基本相等。图1B是表示图1A中的现有技术半导体裸片Y-方向的横截面视图，显 示了衬底、绝缘层、焊盘、和接触区。图1C是表示图1A中的现有技术半导体裸片X-方向的横截面视图，显 示了衬底、绝缘层、焊盘、和金属接触区。图2A为根据本专利技术一个实施例的裸片水平面的俯视图，该裸片的电源 总线阵列电连接于晶体管组。图2B是根据本专利技术一个实施例的图2A中的半导体裸片的Y-方向的横 截面视图，显示了衬底、绝缘层、电源总线阵列和接触区。图2C是根据本专利技术一个实施例的图2A中的半导体裸片的X-方向的横 截面视图，显示了衬底、绝缘层、电源总线。图3A是根据本专利技术一个实施例的半导体裸片的示意性截面图，该半导 体裸片具有衬底、绝缘层、电源总线、第一介电层、具有几何形状，延伸到 定义接触区的开口边缘之外的多层凸点下金属化(UBM)电源总线、第二介 电层、设置在多层UBM电源总线延伸部分上的互连球。图3B为根据本专利技术的一个实施例的装有图3A中的半导体裸片的芯片级 封装的俯视图，该芯片级封装具有电源总线阵列，从电源总线的可以设置互 连球的一边延伸的平行多层UBM电源总线。图4A为根据本专利技术一个实施例的引线框结构的俯视图，包括具有多层 UBM电源总线阵列和电源总线阵列的芯片级封装。图4B为根据本专利技术一个实施例的表示图4A中的沿着AB轴方向的引线 框封装的局部示意图。图5为根据本专利技术一个实施例的用于大功率集成电路的芯片级封装的制作流程图。 具体实施例方式这里对多个优先方案实施例进行了具体的描述，实施例见附图。虽然本 专利技术使用实施例进行描述，但应该理解本专利技术表述范围不仅局限于实施例描 述的内容。本专利技术旨在覆盖权利要求书中定义的属于本专利技术精神和范围的代替技术，修改技术和其他等同技术。此外，在下述的详细说明中描述了很多 的具体细节，旨在促进对本专利技术的深入理解，当然，本领域的普通技术人员 应能很清楚的了解，本专利技术可以脱离其中某些具体细节而符合本专利技术精神。 另外，为了使本专利技术说明书主题清晰，涉及到的本领域熟知的方法、流程、 部件和电路未进行具体描述。参见图2A、图2B、图2C，示出了本专利技术大功率晶体管集成电路的结构 和布局。参见图2A，示出了包含大功率晶体管集成电路的半导体裸片200的俯 视图。该大功率集成电路包含直接位于衬底201上的电源总线203的阵列。 在一种实施方式中，电源总线203阵列是衬底201上金属层的一部分。衬底 201包括一个预制的大功率集成电路，如双扩散金属氧化物半导体(DMOS) 开关模式电压调节器(图中未表示)。在本专利技术的一种实施方式中，大功率 集成电路包含晶体管组206的阵列。每个晶体管组206形成于两条电源总线 203之间。在图2A描述的实施例中，顶部电源总线203表示晶体管组206 的漏极金属，底部电源总线203表示晶体管组206的源极金属。在本专利技术的 一种实施方式中，每条电源总线203基本上穿越衬底201的整个长度并且彼 此平行。之后，绝缘层202覆盖衬底201的整个区域和电源总线203阵列。 在绝缘层202上沿每条电源总线203的长度方向刻蚀开口，以形成接触区域 204阵列。现在参见图2B，示出沿图2A中的半导体裸片200的宽度方向(本文档来自技高网...

【技术保护点】
一种芯片级封装，用于大功率集成电路，包括：　　　　半导体裸片，具有电连接到所述大功率集成电路的电源总线阵列，以及　　　　多条多层凸点下金属化电源总线，互相平行设置并且穿越所述半导体裸片的整个长度，所述多条多层凸点下金属化电源总线电连接到所述电源总线阵列，并且还包括具有使互连球设置其上的几何形状的厚金属层。

【技术特征摘要】
US 2006-8-9 60/836,746;US 2007-8-7 11/835,2321、一种芯片级封装，用于大功率集成电路，包括半导体裸片，具有电连接到所述大功率集成电路的电源总线阵列，以及多条多层凸点下金属化电源总线，互相平行设置并且穿越所述半导体裸片的整个长度，所述多条多层凸点下金属化电源总线电连接到所述电源总线阵列，并且还包括具有使互连球设置其上的几何形状的厚金属层。2、 根据权利要求1所述的芯片级封装，还包括位于所述大功率集成电 路上的绝缘层，所述绝缘层包括至少一个限定接触区域的开口，在所述接触 区域所述多条多层凸点下金属化电源总线与所述电源总线阵列电接触。3、 根据权利要求2所述的芯片级封装，还包括位于所述绝缘层上的第 一介电层，所述第一介电层用于对所述绝缘层提供压力释放。4、 根据权利要求3所述的芯片级封装，还包括直接设置在所述多条多 层凸点下金属化电源总线上的第二介电层，所述第二介电层具有第二开口， 所述互连球位于该第二开口中且固定于所述厚金属层上。5、 根据权利要求2所述的芯片级封装，其中所述多条多层凸点下金属 化电源总线的每条电源总线还包括位于每个所述接触区域和所述绝缘层之 上的中间凸点下金属化层，所述中间凸点下金属化层与所述大功率集成电路 通过所述开口电连接。6、 根据权利要求5所述的芯片级封装，其中所述中间凸点下金属化层 包含钛/铜合金，且具有亚微米厚度。7、 根据权利要求2所述的芯片级封装，其中所述多条多层凸点下金属 化电源总线的每条电源总线延伸到超过所述开口的边缘，其表面面积远大于 每个所述接触区域的面积。8、 根据权利要求7所述的芯片级封装，其中所述多条多层凸点下金属 化电源总线的每条电源总线包括多个位于其表面上的压力释放槽。9、 根据权利要求1所述的芯片级封装，其中所述厚金属层包含铜材料， 且具有5微米-30微米之间的厚度。10、 根据权利要求1所述的芯片级封装，其中所述互连球的每个球包括 焊接球，每个焯接球具有50微米-650微米之间的直径。11、 根据权利要求1所述的芯片级封装，其中所述互连球具有300微米-1000微米之间的间距。12、 根据权利要求1所述的芯片级封装，其中所述大功率集成电路还包括晶体管组阵列，每个所述晶体管组还包括多个晶体管，以及 所述电源总线阵列中的每条电源总线还包括漏极电源总线和源极电源 总线，所述漏极电源总线电连接所述晶体管组中所述多个晶体管的所有漏 极，所述源极电源总线电连接所述晶体管组中所述多个晶体管的所有源极， 所述多条多层凸点下金属化电源总线平...

【专利技术属性】
技术研发人员：蒋航，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：90[中国|成都]