【技术实现步骤摘要】
制造三维存储结构的方法及三维存储结构
[0001]本申请涉及半导体领域，更具体的，涉及一种制造三维存储结构的方法及三维存储结构。
技术介绍
[0002]随着半导体技术的不断发展，人们不断追求半导体器件具有更小的尺寸以及更高的性能。
[0003]三维存储器相比于二维存储器能够以更小的体积实现更大的存储量。但半导体生产企业仍在追求更高存储密度的三维存储器。在三维存储器中，如果能够减小存储串之间的距离，则能够减小三维存储器在水平方向上的尺寸。传统的三维存储器在一个存储块中可设置例如九排沟道结构，这些沟道结构密布地排列以减小在水平方向上的尺寸层。然而在将这些沟道结构分隔为两组时，顶部选择栅隔离切口不得不破坏掉中间的一排沟道结构，这样就浪费了一排沟道结构，且这排沟道结构增大了其两侧的两组沟道结构之间的距离。本领域技术人员期望减小三维存储器在水平方向上的尺寸。
技术实现思路
[0004]本申请的实施例提供了一种制造三维存储结构的方法，该方法包括：在两组沟道孔中的每个所述沟道孔内的上部形成顶端与所述沟道孔的顶端具有...
【技术保护点】
【技术特征摘要】
1.一种制造三维存储结构的方法，其特征在于，包括：在两组沟道孔中的每个所述沟道孔内的上部形成顶端与所述沟道孔的顶端具有间隔的插塞，其中，所述沟道孔贯穿堆叠结构及位于所述堆叠结构上的辅助层；对所述沟道孔的高于所述插塞的孔段进行扩孔，使得每组沟道孔的任意相邻两个所述孔段之间的部分所述辅助层被去除，以在所述辅助层形成填充空间，且位于所述两组沟道孔之间的部分所述辅助层残留以形成顶部选择栅隔离图形；在所述填充空间中形成第一掩模结构；以及去除所述顶部选择栅隔离图形以形成顶部选择栅隔离开口，并经由所述顶部选择栅隔离开口刻蚀所述堆叠结构，以形成顶部选择栅隔离切口。2.根据权利要求1所述的方法，其中，在形成所述插塞的步骤之前还包括：形成两组沟道孔，其中，所述两组沟道孔之间的间隔大于每组沟道孔中任意相邻两个所述沟道孔之间的间隔；以及在所述沟道孔中形成沟道结构，其中，所述沟道结构贯穿所述堆叠结构。3.根据权利要求2所述的方法，其中，形成所述插塞的步骤包括：在所述沟道孔中设置填充层，其中，所述填充层位于所述沟道结构上；以及从所述沟道孔的顶端去除所述填充层的一部分，以形成顶端与所述沟道孔的顶端具有间隔的所述插塞。4.根据权利要求2所述的方法，其中，在所述形成两组沟道孔的步骤之前还包括：形成堆叠结构；以及在所述堆叠结构上形成辅助层，其中，所述辅助层包括在远离所述堆叠结构的方向上堆叠的辅助截止层和辅助掩模层，以及其中，所述插塞的顶端高于所述辅助截止层。5.根据权利要求1所述的方法，其中，还包括：在所述顶部选择栅隔离切口填充绝缘材料形成顶部选择栅隔离结构；平坦化所述插塞、所述顶部选择栅隔离结...
【专利技术属性】
技术研发人员：高庭庭，薛磊，刘小欣，夏志良，杜小龙，孙昌志，刘佳裔，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。