【技术实现步骤摘要】
微系统模组芯片嵌入式封装结构及封装方法
[0001]本专利技术属于半导体封装
，特别是涉及一种微系统模组芯片嵌入式封装结构及封装方法。
技术介绍
[0002]随着硅基微机电(MEMS)和射频硅通孔(RF TSV)工艺技术的发展，三维异构集成微系统技术成为下一代军用高集成电子系统技术发展重要方向。三维异构集成是将不同尺寸质地的芯片埋入硅基衬底上的硅空腔通过后布线技术扇出，再通过硅通孔来实现高密度集成的集成方法。
[0003]然而，然而这样的先内埋再布线的自下往上的工艺流程存在诸多问题，例如，第一：由于后道芯片切割误差与前道刻蚀工艺相比，误差较大精度较小。故为了避免当芯片内埋时，芯片尺寸因切割而增大导致的无法内埋的问题，通常会在空腔刻蚀的时候增大刻蚀空腔的宽度，但是此多余宽度的引入会导致芯片内埋后再布线时出现悬空走线的问题，这种悬空走线会大大降低模组整体的可靠性。第二：芯片内埋过程涉及到采用后道工艺将芯片从晶圆上切割下来，再用贴片机贴到嵌入式硅空腔底部进行回流，之后再用前道工艺的光刻电镀等方法自下往上进行再布线扇出...
【技术保护点】
【技术特征摘要】
1.一种微系统模组芯片嵌入式封装方法，其特征在于，所述封装方法包括如下步骤：提供临时承载基底；于所述临时承载基底上形成再布线结构，所述再布线结构表面形成有电互连焊盘；提供具有相对的正面和背面的待封装芯片，所述正面形成有芯片焊盘，将所述待封装芯片倒扣在所述再布线结构上，所述芯片焊盘与所述电互连焊盘相连；于所述再布线结构上形成重整光刻胶层，所述重整光刻胶层环绕所述待封装芯片，且所述重整光刻胶层的上表面与所述待封装芯片的背面相平齐，得到重构连接结构；提供半导体基板，所述半导体基板中形成有待嵌入空腔，所述重整光刻胶层的外缘尺寸与所述待嵌入空腔的尺寸相同；将所述重构连接结构装载在所述半导体基板上，其中，所述待封装芯片及所述重整光刻胶层埋入所述待嵌入空腔中；以及去除所述临时承载基底，得到芯片内嵌模组结构。2.根据权利要求1所述的微系统模组芯片嵌入式封装方法，其特征在于，形成所述再布线结构的步骤包括：于所述临时承载基底上形成临时键合层；于所述临时键合层上形成重新布线层，所述重新布线层包括至少一层金属线层及至少一层介质层，所述金属线层位于所述介质层中形成金属互连结构；于所述重新布线层上形成与所述金属互连结构电连接的所述电互连焊盘。3.根据权利要求2所述的微系统模组芯片嵌入式封装方法，其特征在于，形成所述重新布线层及所述电互连焊盘的步骤包括：于所述临时键合层上形成第一图形化介质层，所述第一图形化介质层上形成有若干个显露所述临时键合层的第一开口；于所述第一图形化介质层表面及显露的临时键合层上形成连续的第一种子层；于所述第一种子层上形成第一牺牲介质层，所述第一牺牲介质层上形成有若干个显露所述第一种子层的第一辅助开口，所述第一辅助开口与所述第一开口上下对应；于所述第一辅助开口对应的所述第一种子层上形成第一金属布线层，并去除所述第一牺牲介质层及其下方对应的所述第一种子层，以显露对应位置的所述第一图形化介质层；于所述第一图形化介质层及所述第一金属布线层上形成焊盘图形化介质层，所述焊盘图形化介质层上形成有若干个显露所述第一金属布线层的焊盘开口；于所述焊盘图形化介质层表面及显露的第一金属布线层上形成连续的第二种子层；于所述第二种子层上形成第二牺牲介质层，所述第二牺牲介质层上形成有若干个显露所述第二种子层的第二辅助开口，所述第二辅助开口与所述焊盘开口上下对应；于所述第二辅助开口对应的所述第二种子层上形成所述电互连焊盘，并去除所述第二牺牲介质层及其下方对应的所述第二种子层，以显露对应位置的所述第二图形化介质层。4.根据权利要求3所述的微系统模组芯片嵌入式封装方法，其特征在于，形成所述焊盘图形化介质层之前还包括形成至第N图形化介质层及第N金属布线层的步骤，其中，最上层的金属布线层与所述点互连焊盘电连接。5.根据权利要求3所述的微系统模组芯片嵌入式封装方法，其特征在于，所述第一图形化介质层包括光刻胶层，所述第一图形化介质层的厚度介于5-10μm之间；所述第一种子层
包括钛层、铜层、镍层、钯层、金层、锡层以及银层中的至少一种，所述第一种子层的厚度介于0.5-1.5μm之间；所述第一金属布线层的厚度介于5-10μm之间；所述焊盘图形化介质层包括光刻胶层，所述焊盘图形化介质层的厚度介于...
【专利技术属性】
技术研发人员：郭西，李里，陈华，刘家瑞，郁发新，
申请(专利权)人：浙江大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。