一种优化ESD防护性能的DCSCR器件制造技术

本发明专利技术属于静电释放(ESD)保护器件设计领域，具体提供一种优化ESD防护性能的DCSCR器件，用以满足先进工艺下的集成电路对ESD防护的低触发电压、高灵敏度、低寄生电容、小面积等要求。本发明专利技术通过对传统DCSCR器件结构改进，通过将N型阱区内的N型重掺杂区设置到P型重掺杂区的上下方(垂直方向(Y轴)依次排布)，将P型阱内的P型重掺杂区设置到N型重掺杂区的上下方，大大减小了二极管的宽度，有效缩小了二极管的面积；并且，通过将DCSCR的触发二极管在原有位置中嵌入到SCR触发路径有源区的上下方，缩短了SCR的导通路径，减小了导通电阻、寄生电容，提升了开启速度；综上，本发明专利技术在不降低ESD防护能力的前提下，实现了器件面积的减小与器件性能的提升。能的提升。能的提升。

【技术实现步骤摘要】
一种优化ESD防护性能的DCSCR器件


[0001]本专利技术属于静电释放(ESD：Electro
‑
Static Discharge)保护器件的设计领域，尤其指二极管直连触发的可控硅整流器(Direct
‑
Connected Silicon
‑
Controlled Rectifier简称DCSCR)，具体提供一种优化ESD防护性能的DCSCR器件。

技术介绍

[0002]静电放电(Electro
‑
Static discharge，简称ESD)现象是指具有不同电势的物体相互靠近或接触时发生的电荷转移现象，由于放电时间极短，放电过程中会产生很大的电流；对于集成电路而言，现代IC更容易受到静电放电(ESD)引起的损坏，这种大电流会损伤甚至烧毁内部器件，导致芯片失效；芯片生产运输使用的各个环节都有可能出现静电放电现象，因此芯片的ESD防护措施对于其可靠性是不可或缺的。
[0003]全芯片ESD保护网络通常可以分为如下三种情况，各有优缺点。针对引脚数量少的模拟电路，可以选本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种优化ESD防护性能的DCSCR器件，包括：P型硅衬底(110)，P型硅衬底(110)上形成的N型阱区(130)、P型阱区(140)以及N型深阱区(120)；所述P型阱区(140)设置于N型阱区(130)中、且下方通过N型深阱区(120)与P型硅衬底(110)相隔离；所述N型阱区(130)内依次设置有第二N型重掺杂区(132)、第一P型重掺杂区(131)与第三N型重掺杂区(133)，所述P型阱区(140)内依次设置有第二P型重掺杂区(142)、第一N型重掺杂区(141)与第三P型重掺杂区(143)；第二N型重掺杂区(131)与阳极(Anode)相连，第一N型重掺杂区(141)与阴极(Cathode)相连；所述第二N型重掺杂区(132)、第一P型重掺杂区(131)与第三N型重掺杂区(133)沿垂直方向(Y轴)依次排布，第二N型重掺杂区(132)与第一P型重掺杂区(131)之间、第三N型重掺杂区(133)与第一P型重掺杂区(131)之间分别设有浅沟槽隔离；所述第二P型重掺杂区(142)、第一N型重掺杂区(141)与第三P型重掺杂区(143)沿垂直...

【专利技术属性】
技术研发人员：刘志伟，王同宇，熊宣淋，侯伶俐，杜飞波，宋文强，韩傲然，张钰鑫，李洁翎，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：