集成电路中的电阻器制造技术

本发明专利技术涉及一种电阻部件，包括两个垂直电阻部分（Ｒ１ａ，Ｒ１ｂ），放置在基材（１）上部形成的两个孔中，以及一个水平电阻部分（Ｒ１ｃ），放置在将该两孔底部连接起来的内埋槽中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及一种电阻器，尤其涉及一种集成电路中的电阻器。技术背景目前用在集成电路中的电阻器的 一个实例是放在硅片之上并通过绝缘层与其绝缘的成多晶硅或金属(TaN)带状的电阻器。已知电阻器的另一个实例是在硅片上部形成的P或N型掺杂硅部分。 这些电阻器的缺点是需要硅片表面区域非常大。
技术实现思路
本专利技术的一个目的是提供一种占用硅片小表面区域的电阻器结构。 本专利技术还提供一种制造这种电阻器的方法。为了达到这些目的，本专利技术提供一种电阻部件，包括两个垂直电阻部分, 放置在基材上部形成的两个孔中，以及一个水平电阻部分，放置在将这些孔底 部连接起来的内埋槽中。本专利技术还提供一种电阻器，包括几个如上所述的电阻部件由放在基材上的 电阻带将它们互相连接。根据如上所述电阻部件的一个实施例，由内埋槽连起来的两个孔形成管道， 通过绝缘的电阻层覆盖该管道壁而形成垂直和水平电阻部分。根据如上所述电阻部件的一个实施例，该基材是硅片，所述电阻层与该基 材被绝缘层比如二氧化硅层分隔开。根据如上所述电阻部件的一个实施例，该管道被填充材料比如多晶硅填充。根据如上所述电阻部件的一个实施例，该电阻层和该填充材料被绝缘层比 如二氧化硅层分隔开。根据如上所述电阻部件的 一个实施例，该电阻层由多晶硅或金属形成。 本专利技术还提供一种在基材中形成电阻部件的方法，包括如下步骤通过各 向异性蚀刻在基材上部形成两个孔；通过在孔底部各向同性蚀刻形成将两孔底部连接起来的槽，该孔和该槽形成管道；并且靠着该管道壁完成电阻层的敷形沉积。根据上述方法的一个实施例，该方法包括，在该电阻层敷形沉积之前，第 一绝缘层的敷形沉积步骤，并且还包括覆盖所述电阻层的第二绝缘层的敷形沉 积步骤，以及用填充材料比如多晶硅填充该管道的步骤。根据上述方法的一个实施例， 一旦靠着该管道壁形成了电阻层，就在该基 材表面形成电阻层，该方法还包括在该基材表面蚀刻电阻层以形成电阻带的步 骤。附图说明本专利技术上述和其他目的、特征以及优势将在下面结合附图对特定实施例的 非限定性描述中详细论述。图1A、 2、 3、 4A和5与图1B和4B分别是在根据本专利技术形成电阻器的方 法的依次完成的步骤中获得的结构的横截面视图与俯视图；图6是根据相对于图1至5所描述的方法进行的变换而获得的电阻器的另一示例的横截面视图；以及图7是根据本专利技术所述的电阻器的一个示例的俯视图。具体实施方式为清楚起见，相同的部件在不同的图形中使用相同的附图标记，而且附图 标记照例还代表半导体元件，各种图形都未按比例绘制。根据本专利技术所述的电阻器可以称为三维，3D电阻器。该电阻器由基材 比如硅片上部所形成的基本的电阻部件组合形成。电阻部件包括两个垂直 电阻部分，放置在基材上部形成的两个孔中，以及一个小的水平电阻部分，放置在将两孔底部连接起来的内埋槽中。一种形成这种电阻器的方法在下文中根据图1至6描述。在图1A和1B中图示说明的初始步骤中，对基材l进行各向异性蚀刻，以在基材1上部形成成对的孔2a/2b和3a/3b。基材1比如是硅片。该蚀刻可以通 过反应离子深蚀刻(DRIE)来完成。基材l是偏置的，以便由电离的气体分子 进行的基材蚀刻垂直地完成。所用的气体混合物可以包括钝化气体， 与基底反应以形成薄的绝缘层。例如使用蚀刻剂气体比如SF6和钝化气体 比如QFs的混合物。在使用包括钝化气体的气体混合物时，薄的绝缘层在孔壁 上随其成型而形成。然后在孔2a/2b和3a/3b的底部完成对基材1的各向同性蚀刻，以在每个孔 的底部形成内埋槽。每一对成对的两个孔都放置得互相近得足以使每个孔 底部所形成的内埋槽连起来形成单一内埋槽。因此，孔2a和2b被内埋槽5连 接起来，且孔3a和3b被内埋槽6连接起来。这种各向同性蚀刻可以通过反应 离子蚀刻来完成，除了基材1不再偏置并且钝化气体量可以更少之外，其与用 以形成孔的反应离子蚀刻基本相同。如图1B中可见，在这个示例中孔2a、 2b、 3a和3b基本上成圆柱形。在俯 视图中，内埋槽5和6基本上成椭圆形，用围绕孔对2a/2b和3a/3b的虛线示出。在下文中考虑孔2a、 2b和内埋槽5形成管道10。类似地，孔3a、 3b和内 埋槽6形成管道11。在图2中图示说明的下一步，薄的绝缘层20、电阻层21以及绝缘层22这 几个敷形沉积层依次被沉积在先前获得的结构上。这三个叠置的薄层覆盖管道 10和11的壁以及基材1的上表面。绝缘层20和22可由常规的热氧化方法或由低压化学汽相沉积(LPCVD)， 或LPCVD获得。绝缘层20和22比如由二氧化硅形成。电阻层21可由掺杂或未掺杂的多晶硅，或像氮化钽这样的金属形成。这种 电阻层可以根据LPCDV方法或根据原子层化学汽相沉积(ALCVD )，或ALCVD 来沉积。在图3中图示说明的下一步，管道10和11用像多晶硅这样的填充材料30 来填充。在这个示例中，填充材料30还覆盖基材1的表面。在图4A和4B中图示说明的下一步，填充材料30、绝缘层22以及电阻层 21被依次蚀刻以露出绝缘层20的表面，而保留这些各种材质的带状A、B和C。 因此这些带状互相之间电绝缘。每个带状A、 B和C都由电阻层21的一部分 A21、 B21、 C21、绝缘层22的一部分A22、 B22、 C22以及填充材料30的一 部分A30、 B30、 C30堆叠形成。中央带状B的两端覆盖管道10和11的孔2b 和3a。外側带状A的一端覆盖管道10的孔2a并且外侧带状B的一端覆盖管道 11的孔3b。在这个示例中带状A、 B和C在俯视图中排成一行。在图5中图示说明的下一步，外侧带状A和C在孔2a和3b相对侧被部分 蚀刻。填充材料30和绝缘层21被依次蚀刻以使带状A和C的电阻部分A21 和C21的末端可以接触。图5中所示的电阻器包括分别在管道10和11中形成的两个电阻部件Rl 和R2。电阻层21放置在孔2a/2b和3a/3b中基本成圆柱形的部分形成垂直电阻 部分Rla/Rlb和R2a/R2b。电阻层21放置在内埋槽5和6中的长椭圆形部分形 成水平电阻部分Rlc和R2c。应当注意的是在基材1由绝缘材料比如玻璃形成的情况下，绝缘层20就不 必要了。图6图示说明根据对上述方法的变换，尤其是根据为形成管道10和11而 实行的初始蚀刻步骤的替换实施例获得的电阻器。在这个示例中，所用基材是 SOI型(绝缘体上硅)硅片，包括覆盖着薄绝缘层51的厚硅层50,薄绝缘层 51本身覆盖着硅层52。在这个实施例中，管道的形成包括根据各向异性蚀刻 方法蚀刻穿过硅层52整个厚度的孔， 一旦形成了孔，就接着进行这同一蚀刻的 延伸以形成在孔底部之间连接的内埋槽。内埋槽的蚀刻通过促成在薄绝缘层51 上侧面跳弹蚀刻的常规附加现象来完成，这种现象已知为开槽。图7是根据本专利技术所述的电阻器一个示例的俯视图，该电阻器包括基材上 部形成的电阻部件比如上述那些的组合。该电阻部件由放在基材上的导电带互连。该导电带用实线示出，该孔的开口由放置在导电带末端之下的虛线圆形示 出，并且内埋槽由环绕两个孔开口的虛线椭圆形示出。电阻部件在L1至L6行上排布，每行包括5个电阻部件，Ll行在该图形 底部示出。同一行的电阻部件排成一条直线，即孔的开口和其中形成有电阻部 件的内埋槽相对排成一条直线本文档来自技高网...

【技术保护点】
一种电阻部件，包括两个垂直电阻部分（Ｒ１ａ，Ｒ１ｂ），放置在基材（１）上部形成的两个孔（２ａ，２ｂ）中，以及一个水平电阻部分（Ｒ１ｃ），放置在将该两孔底部连接起来的内埋槽中，通过绝缘的电阻层（２１）覆盖该孔和该槽组成的管道侧壁而形成垂直和水平电阻部分。

【技术特征摘要】
【国外来华专利技术】FR 2005-12-6 05537421.一种电阻部件，包括两个垂直电阻部分(R1a，R1b)，放置在基材(1)上部形成的两个孔(2a，2b)中，以及一个水平电阻部分(R1c)，放置在将该两孔底部连接起来的内埋槽中，通过绝缘的电阻层(21)覆盖该孔和该槽组成的管道侧壁而形成垂直和水平电阻部分。2. —种电阻器，包括若干根据权利要求l所述的电阻部件(R1, R2),其 由所述电阻层的一部分形成，并由放置在基材上的电阻带将上述电阻部件互联。3. 权利要求l的电阻部件，其中基材(l)是硅片，所述电阻层(21)通 过绝缘层(20)比如二氧化硅层与该基材分隔开。4. 权利要求l的电阻部件，其中管道由填充材料(30)比如多晶硅填充。5. 权利要求4的电阻部件，其中电阻层(21)和填充材料(30)被绝缘...

【专利技术属性】
技术研发人员：克里斯蒂娜安索，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：FR[法国]