半导体器件及其制造方法技术

根据本发明专利技术的半导体器件包括在衬底上形成的熔丝；设置以覆盖熔丝的第一绝缘膜；设置在第一绝缘膜上的层中的孔穴形成图案；以及设置以覆盖孔穴形成图案的第二绝缘膜，其中，孔穴形成图案被构图，以便在其之间产生空间区域，并且第二绝缘膜覆盖孔穴形成图案，以便在空间区域中形成孔穴。

【技术实现步骤摘要】

本专利技术涉及一种具有熔丝的半导体器件以及制造该半导体器件的 方法。
技术介绍
在某些情况下，半导体器件设置有熔丝和冗余电路(冗余)，以 便替换一个或多个有缺陷的电路。如果某些电路变得有缺陷，则通过 熔断熔丝，由冗余电路取代这些电路。因而，有缺陷的芯片便保住了。熔断熔丝的方法包括用激光照射熔丝以及使过电流流过熔丝。当 用激光照射熔断熔丝时，期望只熔断将要切断的那一部分熔丝，并且对不切断的熔丝部分不造成损害。日本专利特许公开No. 2004-153174 和No. 11-345880描述了用于只可靠地熔断将要切断的那部分熔丝的技 术。另一方面，当熔断熔丝时，需要可靠地切断熔丝。图1是示出熔 丝部件的剖面结构的实例图。在该图所示的实例中，熔丝形成于层间 膜101上。熔丝用层间膜102覆盖。虽然在图中没有示出，但是在除 了熔丝形成区之外的地方设置有互连。互连穿过层间膜被设置于多个 层中。因此，熔丝形成区也具有由多个层间膜组成的层状结构。在图1 的实例中，层间膜103被设置于层间膜102上。在这一如图1所示多个层间膜被设置于熔丝上的结构的情形下， 覆盖熔丝的膜的总厚度增加。如果在熔丝上面和上方的膜的总厚度增 加，则熔断熔丝时所要使用的能量被熔丝上面或上方的层间膜等抑制， 从而可能导致不完全的熔丝熔断。因此，期望有一种技术能够防止熔丝熔断故障。防止熔丝熔断故障的技术的实例包括在日本专利特许公开No. 10-107146和No. 2006-73698中所公开的那些。日本专利特许公开No. 10-107146描述了一种在衬底上设置互相 邻近的熔丝金属图案和虚拟熔丝(dummy fuse)金属图案的技术。根 据日本专利特许公开No. 10-107146，熔丝金属图案和虚拟熔丝金属图 案设置于互相邻近的位置上，因此，当CVD绝缘膜覆盖这些图案时产 生空隙。因为空隙在CVD绝缘膜中形成，所以熔丝金属被熔断时导致 熔丝金属飞散的力增大。另外，日本专利特许公开No. 2006-73698描述了一种对在熔丝上 面及上方的多个层间绝缘膜中的每一个设置虚拟开口 (dummy opening)的技术。在每个层间绝缘膜中设置的虚拟开口用其中设置有 虚拟开口的层间绝缘膜上方的一层层间绝缘膜来填充，设置在最上面 的层间绝缘膜中的虚拟开口用钝化膜来填充。该专利文献声称，上述 的这种结构使得在熔丝上面和上方的层间绝缘膜容易被破坏，从而能 够防止熔丝熔断故障。然而，本申请的专利技术者意识到上述的技术存在下述一些问题。艮P， 在日本专利特许公开No. 10-107146和No. 2006-73698中描述的结构意 味着在直接覆盖熔丝的层间膜中设置空隙和开口。在上面所述的这种 结构中，假设直接覆盖熔丝的层间膜的强度已减小。如果直接覆盖熔 丝的层间膜的强度不够，则杂质可能扩散到熔丝内并且改变其物理属 性，从而引起熔丝电阻升高。另一方面，熔丝的应力分布可能变得不 均匀，可能导致应力迁移。由于熔丝是否熔断基于操作测试的结果来 确定，所以可能存在一个或多个未熔断的熔丝。对于未熔断的熔丝而 言，其物理属性的改变和应力迁移成为一个问题。
技术实现思路
根据本专利技术的半导体器件包括在衬底上形成的熔丝；第一绝缘膜， 设置以覆盖熔丝；孔穴形成图案，设置在第一绝缘膜上方；以及第二 绝缘膜，设置以覆盖孔穴形成图案。孔穴形成图案被构图以在其之间 形成空间区域。第二绝缘膜覆盖孔穴形成图案以在空间区域中形成孔 穴。如果半导体器件如上述进行配置，则没有这种用以降低膜强度的 处理应用到覆盖熔丝的第一绝缘膜。因此，即使当熔丝没有熔断时， 熔丝也由第一绝缘膜充分保护。另外，在设置在第一绝缘膜上面和上 方的第二绝缘膜中的每一个中形成孔穴。由于存在孔穴，所以第二绝 缘膜易于破坏。因此，可靠地熔断熔丝是可能的。根据本专利技术，提供了一种其中在充分保护将不被熔断的熔丝时能 够可靠地熔断将要切断的熔丝的半导体器件，以及制造该半导体器件 的方法。附图说明从以下结合附图的描述，本专利技术的上述和其他目的、优点及特征 将变得更加明显，其中图1是用于说明熔丝部件的结构的示意性剖视图； 图2是用于说明第一实施例的半导体器件的结构的示意性剖视图； 图3A是用于说明孔穴形成图案和熔丝之间的相对位置关系的说明图；图3B是另一个用于说明孔穴形成图案和熔丝之间的相对位置关 系的说明图；图4是第一实施例的制造半导体器件的方法的流程图； 图5A是示出第一实施例的制造半导体器件的方法的剖面工艺图； 图5B是示出第一实施例的制造半导体器件的方法的剖面工艺图； 图5C是示出第一实施例的制造半导体器件的方法的剖面工艺图；图5D是示出第一实施例的制造半导体器件的方法的剖面工艺图； 图6是示出第二实施例的半导体器件的示意性剖视图；以及 图7是示出第三实施例的半导体器件的示意性剖视图。具体实施方式下面结合说明性的实施例对本专利技术进行描述。本领域技术人员应 当认识到，利用本专利技术的教导，可完成许多可替换的实施例，并且本 专利技术不限于为说明目的而示出的实施例。(第一实施例)在下文中，将参考附图对本专利技术的实施例进行描述。图2是示出 本实施例的半导体器件中熔丝被熔断之前的结构的示意性剖视图。该 半导体器件包括衬底l (例如，硅衬底)，在衬底l上形成的多个绝缘膜3-0至3-6(例如，二氧化硅膜)，以及覆盖最上面的层间绝缘膜3-6的钝化膜11 (例如，氧化硅膜)。另外，该半导体器件设置有形成半 导体晶体管等的器件形成区以及形成熔丝的熔丝形成区。在器件形成区中，隔离区5和源/漏区4形成于衬底1的表面上。 第一绝缘膜3-0也形成于衬底1的表面上。栅电极2形成于绝缘膜3-0 中。栅电极2与衬底1的表面是电绝缘的。半导体晶体管由栅电极2 和源/漏区4形成。隔离区5是相互绝缘的隔离区，半导体晶体管形成 于其中。互连层7 (7-1至7-7)被设置于器件形成区中的各个绝缘膜3 (3-0 至3-6)上。导电栓6埋植于各个绝缘膜3中。上下层互连7通过栓6 互相连接。设置在最上面绝缘膜3-6上的互连7-7的一部分用作焊盘部 件。在焊盘部件中，钝化膜11具有开口。互连7由铝形成。互连7-1 通过栓与源/漏区连接。接下来，将描述熔丝形成区的结构。在熔丝形成区中，设置有熔丝8-l、孔穴形成图案9和孔穴10。熔丝8-1设置在绝缘膜3-0上，并且被绝缘膜3-l (第一绝缘膜) 所覆盖。这意味着熔丝8-l被设置在与互连层7-l相同的层中。另外， 形成熔丝8-1的材料与互连7-1的材料相同。g卩，在本实施例中熔丝S-l 由铝形成。如下文将要描述的，熔丝8-1与互连层7-l在同一步骤中形 成。孔穴形成图案9设置在绝缘膜3-1至3-5中的每个上，并且用绝缘 膜3-2至3-6 (第二绝缘膜)中的每个覆盖。这意味着孔穴形成图案9 被设置在与互连层7-2至7-6中的每个相同的层中。另外，孔穴形成图 案9的材料与互连7-2至7-6的相同。g卩，在本实施例中孔穴形成图案 9由铝形成。如下文将要描述的，孔穴形成图案9与互连7-2至7-6在 同一步骤中形成。孔穴形成图案9用于在制造时产生孔穴10，并且以窄间距构图， 以便产生空间区域。如果孔穴形成图案9被以窄间距构图，那么当绝 缘膜3沉积时，空间区域不会由本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　在衬底上的熔丝；　覆盖所述熔丝的第一绝缘膜；　在所述第一绝缘膜上的孔穴形成图案；以及　第二绝缘膜，覆盖所述孔穴形成图案使得所述孔穴形成图案在其之间具有孔穴。

【技术特征摘要】
JP 2007-6-21 2007-1639951.一种半导体器件，包括在衬底上的熔丝；覆盖所述熔丝的第一绝缘膜；在所述第一绝缘膜上的孔穴形成图案；以及第二绝缘膜，覆盖所述孔穴形成图案使得所述孔穴形成图案在其之间具有孔穴。2. 根据权利要求l所述的半导体器件，还包括 半导体晶体管；以及在所述半导体晶体管上方的多个互连层；其中，所述熔丝设置在与所述多个互连层当中的至少一层相同的 层中，所述孔穴形成图案设置在与所述多个互连层当中的至少另一层 相同的层中。3. 根据权利要求2所述的半导体器件，其中，所述互连、所述熔 丝和所述孔穴形成图案由铝形成。4. 根据权利要求l所述的半导体器件，还包括具有栅电极的半导 体晶体管，其中，所述熔丝由与所述栅电极相同的材料制成，并且设置在与所述栅电极相同的层中。5. 根据权利要求4所述的半导体器件，其中，所述栅电极和所述 熔丝由多晶硅形成。6. 根据权利要求l所述的半导体器件，其中，所述孔穴形成图案 具有3或更大的纵横比。7. 根据权利要求l所述的半导体器件，其中，所述器件包括具有所述晶体管的器件形成区和具有所述孔穴形成图案的熔丝形成区。8. 根据权利要求l所述的半导体器件，其中，所述孔穴形成图案 设置在两个或更多个互连层中。9. 一种制造半导体器件的方法，包括 在衬底上形成熔丝； 形成第一绝缘膜以便覆盖所述熔丝； 在所述第一绝缘膜上形成孔穴形成图案；以及 形成第二绝缘膜以便覆盖...

【专利技术属性】
技术研发人员：小田公规，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]