一种带容错的封装基板及半导体器件制造技术

本发明专利技术提出了一种带容错的封装基板及半导体器件，属于集成电路封装技术领域，一种带容错的封装基板包括基板本体，基板本体上设置有线路和电源保护件，线路通过电源保护件与管脚连接。通过电源保护件能够在线路与管脚之间出现短路的情况时及时将电路熔断，对基板本体上的电路进行保护。上的电路进行保护。上的电路进行保护。

【技术实现步骤摘要】
一种带容错的封装基板及半导体器件


[0001]本专利技术属于集成电路封装
，涉及用于芯片封装的基板，具体为一种带容错的封装基板及半导体器件。

技术介绍

[0002]基板是安装半导体集成电路芯片用的外壳，起着安放、固定、密封、保护芯片和增强芯片电热性能的作用，在芯片封装时需要将芯片上的接点用线路连接到基板上，线路贯穿基板并在基板的封装端引出管脚，通过管脚与外部电路连接，进行电流、信号等信息的相互传输。
[0003]随着IC封装技术的发展，芯片在朝着低电压、大电流的方向发展，同时要求芯片的封装体积越小越好，使得芯片上引出的线路越来越多，线路越来越密集，同样封装端管脚的间距也越来越小，管脚上的电流越来越大。因此，在基板的封装端有大量的电源和管脚时，封装后管脚在焊接过程中容易出现将相邻电源与管脚连接短路的情况，且其中一个电源短路时会引起其他电源烧坏或短路，导致整个封装芯片被烧坏。

技术实现思路

[0004]针对上述现有的封装后管脚在焊接过程中容易出现相邻电源与管脚短路，导致整个封装芯片被烧坏的问题，本专利技术提出了一种带容错的封装基板及半导体器件。
[0005]本专利技术一种带容错的封装基板，其是在封装基板底部的电路埋置层上埋置电源保护件，基板本体上的线路通过电源保护件与管脚连接，在个别的管脚出现短路时，电源保护件及时熔断，断开管脚与线路之间的通路，保证其他管脚的正常工作，避免影响芯片的整体性能；其具体技术方案如下：
[0006]一种带容错的封装基板，所述封装基板用于封装芯片，所述封装基板包括基板本体，所述基板本体上设置有线路和电源保护件，所述线路用于与所述芯片电连接，所述线路通过电源保护件与管脚连接。
[0007]进一步限定，所述基板本体上还设置有连接盘，所述电源保护件通过连接盘与管脚连接。
[0008]进一步限定，所述连接盘为铜盘。
[0009]进一步限定，所述线路、电源保护件、连接盘和管脚构成所述芯片的电源导出支路，所述电源导出支路有多个，多个电源导出支路在基板本体上并联连接。
[0010]进一步限定，所述基板本体的底部设置有电路埋置层，所述电源保护件和连接盘均埋置在电路埋置层内。
[0011]进一步限定，所述连接盘埋置于所述电路埋置层内，所述电源保护件部分埋置于所述电路埋置层内且位于所述连接盘上，并与所述连接盘电连接。
[0012]进一步限定，所述基板本体包括多层基板电路层和多层基板介电层，所述基板电路层和基板介电层自上而下依次呈间隔式堆叠设置；
[0013]所述线路的一端部与最顶部的基板电路层连接，另一端自上而下依次贯穿最顶部基板电路层下方的基板介电层和基板电路层与电源保护件电连接。
[0014]进一步限定，所述连接盘与管脚焊接。
[0015]进一步限定，所述电源保护件为薄膜式表面贴装熔断体或方管式表面贴装熔断体。
[0016]一种半导体器件，包括芯片和上述的封装基板，所述封装基板通过线路与芯片电连接。
[0017]与现有技术相比，本专利技术的有益效果在于：
[0018]1、本专利技术一种带容错的封装基板，其在线路和管脚之间连接有电源保护件，通过电源保护件能够在线路与管脚之间出现短路的情况时及时将电路熔断，断开管脚与线路之间的通路，对电路进行保护。
[0019]2、在基板本体上还设置有连接盘，通过连接盘将电源保护件与管脚连接，连接盘增大了电源保护件与管脚连接处的连接面积，使得电源保护件与管脚接触稳定。
[0020]3、线路、电源保护件、连接盘和管脚构成了芯片的一个电源导出支路，电源导出支路有多个，多个电源导出支路在基板本体上并联连接，通过电源保护件能够在其中一个电源导出支路出现故障或相邻两个电源导出支路中的管脚与线路之间连接错误、出现短路时及时熔断，将该电源导出支路断开，对其他能够正常工作的电源导出支路进行保护，有效防止因个别电源导出支路出现故障导致整个封装芯片出现损坏的情况，保护封装芯片的整体性能。
[0021]4、在基板本体的底部设置有电路埋置层，电源保护件和连接盘均埋置在电路埋置层内，通过电路埋置层可以在不影响基板本体上分布的线路的情况下对电源保护件和连接盘进行定位和保护。
附图说明
[0022]图1为不带电源保护件的基板结构示意图；
[0023]图2为本专利技术带容错的封装基板的结构示意图；
[0024]图3为本专利技术半导体器件的结构示意图；
[0025]其中，1
‑
基板电路层；2
‑
基板介电层；3
‑
电路埋置层；4
‑
连接盘；5
‑
电源保护件；6
‑
管脚，7
‑
线路，8
‑
芯片。
具体实施方式
[0026]为使本专利技术的技术方案更加清楚，下面将结合实施例和附图，对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0027]本专利技术一种带容错的封装基板，所述封装基板用于封装芯片8，所述封装基板包括基板本体，基板本体上设置有线路7和电源保护件5，线路7用于和芯片8电连接，线路7通过电源保护件5与管脚6连接。基板本体上还设置有连接盘4，电源保护件5通过连接盘4与管脚
6连接。连接盘4为铜盘。线路7、电源保护件5、连接盘4和管脚6构成芯片的电源导出支路，电源导出支路有多个，多个电源导出支路在基板本体上并联连接。基板本体的底部设置有电路埋置层3，电源保护件5和连接盘4均埋置在电路埋置层3内。连接盘4埋置于电路埋置层3内，电源保护件5部分埋置于电路埋置层3内且位于连接盘4上，并与连接盘4电连接。基板本体包括多层基板电路层1和多层基板介电层2，基板电路层1和基板介电层2自上而下依次呈间隔式堆叠设置；线路7的一端部与最顶部的基板电路层1连接，另一端自上而下依次贯穿最顶部基板电路层1下方的基板介电层2和基板电路层1与电源保护件5电连接。连接盘4与管脚6焊接。电源保护件5为薄膜式表面贴装熔断体或方管式表面贴装熔断体。
[0028]本专利技术一种半导体器件，包括芯片8和上述的封装基板，封装基板通过线路7与芯片8电连接。
[0029]实施例1
[0030]本专利技术一种带容错的封装基板，其包括基板本体，在基板本体上设置有线路7和电源保护件5，线路7与电源保护件5的上端面电连接，电源保护件5的下端面与管脚6电连接。
[0031]优选的，本实施例的电源保护件5为薄膜式表面贴装熔断体、方管式表面贴装熔断体。
[0032]优选的，本实施例的管脚6为金属焊球，其既能够起到焊接连接的作用，又能够起到导电的作用。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带容错的封装基板，其特征在于，所述封装基板用于封装芯片(8)，所述封装基板包括基板本体，所述基板本体上设置有线路(7)和电源保护件(5)，所述线路(7)用于与所述芯片(8)电连接，所述线路(7)通过电源保护件(5)与管脚(6)连接。2.如权利要求1所述的一种带容错的封装基板，其特征在于，所述基板本体上还设置有连接盘(4)，所述电源保护件(5)通过连接盘(4)与管脚(6)连接。3.如权利要求2所述的一种带容错的封装基板，其特征在于，所述连接盘(4)为铜盘。4.如权利要求3所述的一种带容错的封装基板，其特征在于，所述线路(7)、电源保护件(5)、连接盘(4)和管脚(6)构成所述芯片的电源导出支路，所述电源导出支路有多个，多个电源导出支路在基板本体上并联连接。5.如权利要求4所述的一种带容错的封装基板，其特征在于，所述基板本体的底部设置有电路埋置层(3)，所述电源保护件(5)和连接盘(4)均埋置在电路埋置层(3)内。6.如权利要求5所述的一种带容错的封装基板，其特征在于，所述连接盘(4)埋置...

【专利技术属性】
技术研发人员：左丰国，李文心，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：