半导体器件、器件和封装制造技术

本公开提供半导体器件、器件和封装。该器件包括：基板；在基板上的外围电路和第一接合焊盘；围绕第一接合焊盘的侧表面的第一绝缘结构；接触第一接合焊盘的第二接合焊盘；在第一绝缘结构上的第二绝缘结构；在第二绝缘结构上的钝化层；上绝缘结构，在钝化层和第二绝缘结构之间；阻挡盖层，在上绝缘结构和钝化层之间；导电图案，在上绝缘结构中彼此间隔开；第一图案结构，在上绝缘结构和第二绝缘结构之间；堆叠结构，在第二绝缘结构和第一图案结构之间，并包括栅极层；以及垂直结构，穿过堆叠结构并包括数据存储结构和沟道层。包括数据存储结构和沟道层。包括数据存储结构和沟道层。

【技术实现步骤摘要】
半导体器件、器件和封装


[0001]一些示例实施方式涉及包括具有外围电路的第一结构和具有栅极层的第二结构的器件。

技术介绍

[0002]由于对更高集成的需求，能够存储数据的器件需要在减小器件的体积的同时保持高容量的数据处理。作为提高这样的器件的集成度的方法，已经提出其中结构使用晶片键合方法(wafer bonding method)来接合的半导体器件。

技术实现思路

[0003]一些示例实施方式提供一种能够提高其集成度的器件。
[0004]一些示例实施方式提供一种能够提高其可靠性的器件。
[0005]一些示例实施方式提供一种半导体器件。该半导体器件包括：基板；在基板上的外围电路和第一接合焊盘；第一绝缘结构，在基板上并围绕第一接合焊盘的侧表面；第二接合焊盘，接触第一接合焊盘；第二绝缘结构，在第一绝缘结构上并围绕第二接合焊盘的侧表面；在第二绝缘结构上的钝化层；在钝化层和第二绝缘结构之间的上绝缘结构；阻挡盖层，在上绝缘结构和钝化层之间，并包括与上绝缘结构的材料和钝化层的材料不同的材料；导电图案，在上绝缘结构中彼此间隔开；第一图案结构，在上绝缘结构和第二绝缘结构之间；堆叠结构，在第二绝缘结构和第一图案结构之间，并包括在垂直方向上彼此间隔开的栅极层；以及在垂直方向上穿过堆叠结构的垂直结构，该垂直结构包括数据存储结构和沟道层。
[0006]一些示例实施方式提供一种器件。该器件包括：基板；在基板上的外围电路和第一接合焊盘；第一绝缘结构，在基板上并围绕第一接合焊盘的侧表面；第二接合焊盘，接触第一接合焊盘；第二绝缘结构，在第一绝缘结构上并围绕第二接合焊盘的侧表面；在第二绝缘结构上的钝化层；上绝缘结构，在钝化层和第一绝缘结构之间；图案结构，在上绝缘结构和第二绝缘结构之间；第一导电图案和第二导电图案，在上绝缘结构中并在垂直方向上与图案结构重叠；输入输出导电图案，在上绝缘结构中并在垂直方向上不与图案结构重叠；输入输出焊盘开口，穿过钝化层，延伸到上绝缘结构中，并暴露输入输出导电图案的一部分；在第二绝缘结构和图案结构之间的堆叠结构，该堆叠结构包括在垂直方向上彼此间隔开的栅极层；以及在垂直方向上穿过堆叠结构的垂直结构，该垂直结构包括沟道层和数据存储层。
[0007]一些示例实施方式提供一种封装。该封装包括：封装基底；在封装基底上的多个半导体芯片，所述多个半导体芯片在垂直方向上彼此间隔开；以及连接结构，电连接所述多个半导体芯片和封装基底，其中所述多个半导体芯片中的至少一个包括所述器件。
[0008]一些示例实施方式提供一种器件。该器件包括：基板；在基板上的外围电路和第一接合焊盘；第一绝缘结构，在基板上并围绕第一接合焊盘的侧表面；第二接合焊盘，接触第一接合焊盘；第二绝缘结构，在第一绝缘结构上并围绕第二接合焊盘的侧表面；在第二绝缘结构上的钝化层；上绝缘结构，在钝化层和第一绝缘结构之间；阻挡盖层，在上绝缘结构和
钝化层之间，并包括与上绝缘结构的材料和钝化层的材料不同的材料；图案结构，在上绝缘结构和第二绝缘结构之间；第一导电图案和第二导电图案，在上绝缘结构中并在垂直方向上与图案结构重叠；输入输出导电图案，在上绝缘结构中并在垂直方向上不与图案结构重叠；输入输出接触结构，在输入输出导电图案下面并与输入输出导电图案重叠；输入输出焊盘开口，穿过钝化层、延伸到上绝缘结构中并暴露输入输出导电图案的一部分；在第二绝缘结构和图案结构之间的堆叠结构，该堆叠结构包括在垂直方向上彼此间隔开的栅极层；在垂直方向上穿过堆叠结构的垂直结构，该垂直结构包括沟道层和数据存储层；以及分隔结构，在垂直方向上穿过堆叠结构，其中图案结构包括接触沟道层和分隔结构的硅层，第一导电图案、第二导电图案和输入输出导电图案的每个包括第一导电层、在第一导电层上并比第一导电层厚的第二导电层以及在第二导电层上并比第二导电层薄的第三导电层，输入输出焊盘开口穿过输入输出导电图案的第三导电层，输入输出导电图案的被暴露的第二导电层限定输入输出键合焊盘(input
‑
output bonding pad)，并且输入输出焊盘开口不与输入输出接触结构重叠。
[0009]一些示例实施方式提供一种封装。该封装包括：封装基底；多个半导体芯片，在封装基底上，同时在垂直方向上彼此间隔开；键合引线，电连接所述多个半导体芯片和封装基底；以及模制层，在封装基底上并覆盖所述多个半导体芯片和键合引线，其中所述多个半导体芯片中的至少一个包括所述器件，所述多个半导体芯片在垂直方向上堆叠，同时暴露输入输出键合焊盘，输入输出键合焊盘与键合引线中的至少一条接触。
附图说明
[0010]从以下结合附图的详细描述，本专利技术构思的以上和其它的方面、特征和优点将被更清楚地理解，附图中：
[0011]图1是示出根据本专利技术构思的一示例实施方式的器件的示意性分解透视图。
[0012]图2A和图2B是示出根据本专利技术构思的一示例实施方式的器件的一示例的剖视图。
[0013]图3A和图3B是示出图2A的部分的放大图。
[0014]图4A至图4D是示出根据本专利技术构思的一示例实施方式的器件的修改示例的剖视图。
[0015]图5至图9是示出根据本专利技术构思的一示例实施方式的器件的另一些修改示例的剖视图。
[0016]图10是示出根据本专利技术构思的一示例实施方式的器件的另一示例的剖视图。
[0017]图11是示出根据本专利技术构思的一示例实施方式的器件的另一示例的剖视图。
[0018]图12A至图17B是示出根据本专利技术构思的一示例实施方式的形成器件的方法的一示例的剖视图。
具体实施方式
[0019]在下文，将参照附图描述本专利技术构思的示例实施方式。
[0020]在下文，诸如
‘
在
……
上
’
、
‘
上部分
’
、
‘
上表面
’
、
‘
在
……
下面
’
、
‘
下部分
’
、
‘
下表面
’
、
‘
侧表面
’
等可以被理解为指代在元件、部件、区域、层和/或部分之间的空间关系，基于那些元件、部件、区域、层和/或部分在附图中的取向，除非另外地指示。类似地，尽管术语
‘
第一
’
、
‘
第二
’
、
‘
第三
’
等可以在这里用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区别开。
[0021]图1是示出根据本专利技术构思的一示例实施方式的器件的示意性分解透视图。
[0022]参照图1，根据示例实施方式的器件1可以包括第一结构101和第二结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；外围电路和第一接合焊盘，在所述基板上；第一绝缘结构，在所述基板上并围绕所述第一接合焊盘的侧表面；第二接合焊盘，接触所述第一接合焊盘；第二绝缘结构，在所述第一绝缘结构上并围绕所述第二接合焊盘的侧表面；钝化层，在所述第二绝缘结构上；上绝缘结构，在所述钝化层和所述第二绝缘结构之间；阻挡盖层，在所述上绝缘结构和所述钝化层之间，并包括与所述上绝缘结构的材料和所述钝化层的材料不同的材料；导电图案，在所述上绝缘结构中彼此间隔开；第一图案结构，在所述上绝缘结构和所述第二绝缘结构之间；堆叠结构，在所述第二绝缘结构和所述第一图案结构之间，并包括在垂直方向上彼此间隔开的栅极层；以及在所述垂直方向上穿过所述堆叠结构的垂直结构，所述垂直结构包括数据存储结构和沟道层。2.根据权利要求1所述的半导体器件，其中所述第一图案结构包括硅层，以及所述上绝缘结构与所述硅层接触。3.根据权利要求1所述的半导体器件，其中所述钝化层包括聚酰亚胺或基于聚酰亚胺的材料，所述阻挡盖层包括硅氮化物或基于硅氮化物的材料，以及所述上绝缘结构包括硅氧化物。4.根据权利要求1所述的半导体器件，其中所述垂直结构还包括芯图案，所述沟道层覆盖所述芯图案的侧表面，所述数据存储结构在所述沟道层和所述堆叠结构之间，所述数据存储结构包括第一电介质层、第二电介质层以及在所述第一电介质层和所述第二电介质层之间的数据存储层，所述第二电介质层与所述沟道层接触，以及所述沟道层的一部分与所述第一图案结构接触。5.根据权利要求4所述的半导体器件，其中所述第一图案结构包括图案基底、第一图案层和第二图案层，所述第二图案层在所述图案基底下面，并且所述第二图案层包括与所述图案基底接触的第一部分和与所述图案基底间隔开的第二部分，所述第一图案层在所述第二图案层和所述图案基底之间，所述垂直结构穿过所述第二图案层和所述第一图案层，并延伸到所述图案基底中，所述第一图案层穿过所述数据存储结构并接触所述沟道层，以及所述图案基底、所述第一图案层和所述第二图案层的每个包括硅层。
6.根据权利要求5所述的半导体器件，还包括：在所述沟道层的接触所述第一图案结构的部分与所述上绝缘结构之间的氢扩散路径，所述氢扩散路径配置为促进氢从所述上绝缘结构扩散到所述沟道层，其中所述阻挡盖层中包括的所述材料防止所述上绝缘结构中的所述氢通过所述阻挡盖层扩散，以及所述阻挡盖层中包括的所述材料不存在于所述氢扩散路径中。7.根据权利要求1所述的半导体器件，还包括：多个通路，其中所述导电图案包括彼此间隔开的第一导电图案和第二导电图案，以及所述多个通路包括在所述第一导电图案和所述第一图案结构之间并接触所述第一导电图案和所述第一图案结构的多个第一通路、以及在所述第二导电图案和所述第一图案结构之间并接触所述第二导电图案和所述第一图案结构的多个第二通路。8.根据权利要求1所述的半导体器件，还包括：输入输出焊盘开口，穿过所述钝化层和所述阻挡盖层并延伸到所述上绝缘结构中，其中所述导电图案包括第一导电图案和输入输出导电图案，所述输入输出焊盘开口暴露所述输入输出导电图案的一部分，所述第一导电图案在所述垂直方向上与所述第一图案结构重叠，以及所述输入输出导电图案在所述垂直方向上不与所述第一图案结构重叠。9.根据权利要求8所述的半导体器件，其中每个所述导电图案包括依次堆叠的第一导电层、第二导电层和第三导电层，所述第二导电层的厚度大于所述第一导电层和所述第三导电层中的每个的厚度，以及所述输入输出焊盘开口穿过所述输入输出导电图案的所述第三导电层，并暴露所述输入输出导电图案的所述第二导电层。10.根据权利要求9所述的半导体器件，其中所述上绝缘结构包括第一上绝缘层和在所述第一上绝缘层上的第二上绝缘层，所述第一导电图案包括穿过所述第一上绝缘层并接触所述第一图案结构的第一部分以及从所述第一部分延伸并在所述第一上绝缘层的上表面上的第二部分，以及所述第一导电图案的所述第一导电层包括与所述第一图案结构接触的第一部分和从所述第一导电层的所述第一部分延伸到所述第一上绝缘层的所述上表面的第二部分。11.根据权利要求8所述的半导体器件，还包括：多个输入输出接触结构，在所述输入输出导电图案下面；和输入输出连接布线，电连接到所述多个输入输出接触结构并在所述多个输入输出接触结构下面，其中所述第一接合焊盘包括第一输入输出接合焊盘，所述第二接合焊盘包括第二输入输出接合焊盘，所述第二输入输出接合焊盘在所述输入输出连接布线下面、接触所述第一输入输出接合焊盘并电连接到所述输入输出连接布线，所述第一输...

【专利技术属性】
技术研发人员：金恩知，白承祐，金炳圭，朴相俊，赵星东，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：