半导体装置制造方法及图纸

本发明专利技术涉及半导体装置。采用带隙电路，该电路使用将电源电压连接于集电极的ＮＰＮ晶体管（１０、１２），将ＮＰＮ晶体管（１０、１２）的晶体管活性区域与构成其他信号处理电路的半导体元件集成于同一高电压浮置块（１９）内。这样，可紧凑地集成信号处理电路所用的基准电压电路。

【技术实现步骤摘要】

本专利技术涉及对等离子体显示板的电极施加放电维持脉冲电压的维持驱动器。
技术介绍
等离子体显示装置如图4所示，具有PDP101、维持驱动器102、扫描驱动器103、数据驱动器104以及显示板控制部105。三电极面放电型构造的PDP101，背面基板上沿显示板的纵方向配置地址电极A，前面基板上交替地沿显示板的横方向配置维持电极X与扫描电极Y。维持电极X互相相连，电位实质上相等。地址电极A与扫描电极Y，可由数据驱动器104与扫描驱动器103逐条地使电位分别产生变化。在维持电极X与扫描电极Y的互相紧挨着的电极对与地址电极A的交叉点上，设置放电单元P。各放电单元P的内部封入气体。在放电单元P的表面设有电介质层、保护电极与电介质层的保护层以及含有荧光体的荧光层。荧光层上对每个放电单元分别涂上发出RGB各色荧光的荧光体，各放电单元构成RGB中的任意一个子像素。RGB三色的子像素构成一个像素。维持驱动器102同时驱动PDP101的维持电极X的全部电极，仅在规定时间输出周期性地反复的放电维持脉冲电压。扫描驱动器103使PDP101的扫描电极Y的各电位个别地变化。特别是以规定的顺序对扫描电极Y施加扫描脉冲电压。数据驱动器104使PDP101的地址电极A的各电位个别地变化，特别是将视频信号存储于每行，选择应发光的子像素存在的列的地址电极A，对选中的地址电极施加地址脉冲电压。显示板控制部105控制维持驱动器102、扫描驱动器103、数据驱动器104各自产生的脉冲电压的定时。维持驱动器102要求高的输出电压电平，因此用高耐压元件构成电路。又，为提高电路的电源效率，往往采用将输出振幅回授到控制电路的电源线的自举电路，使只在输出电压波形高电平时，电路动作有效地起作用。图5示出含有自举电路的维持驱动器102。将输出MOS晶体管36、37的连接点OUT连接到维持电极X。这里，维持驱动器102用集成化的半导体装置构成，电源端子VCC、接地端子GND、高电位侧电源端子VB、输出端子NO、以及低电位侧端子VS等是半导体装置的外部端子，输入电路1、电平位移电路2、接收电路3、基准电压电路20、保护电路7以及输出电路18集成于半导体装置内。高耐压浮置块19其构成浮置块19的岛区域被连接到比电源端子VCC更高的半导体装置内的最高电位即高电位侧电源端子VB，以其最高电位偏置。而且接收电路3、基准电压电路20、保护电路7以及输出电路18做进高耐压浮置块19内的元件形成区域内。该维持驱动器102通过输入电路1接收从外部输入的输入信号HIN，电平位移电路2将输入电路1的输出信号作电平位移，传送到高耐压浮置块19内的接收电路3。接收电路3进行脉冲波形的整形。输出电路18是为扩大输出电流能力用的电路，谋求信号处理电路的输出信号的功率放大。然后，维持驱动器102高速地开关驱动接于输出端子HO的输出NOS晶体管36的栅极。基准电压电路20由共同连接漏极与栅极、二极管连接的MOS晶体管22与接于其漏极与高电位侧电位端子VB之间的电阻21的串联电路构成，取出MOS晶体管22的源-漏极间的电压作为基准电压Vref。该基准电压与MOS晶体管22的阈值电压Vt相等。保护电路7通过用电阻5、6对高电位侧电源端子VB与低电位侧电源端子VS之间的电压进行电阻分压，并用比较器4将电阻分压后的电位与MOS晶体管22的漏极电位加以比较，从而监视高耐压浮置块19内的电源电压(高电位侧电源端子VB与低电位侧电源端子VS之间的电压)的异常。而且，通过将比较器4的输出端连接于所述输出电路18的输入端，以构成线“与”电路。这样，当高耐压浮置块19的电源电压异常增大时，比较器4的输出就为低电平，阻断输出电路18的输入，使输出电路18的动作停止。防止对构成输出电路18的功率晶体管、外部连接到输出端子HO的输出MOS晶体管36、37的栅极施加过大的电压，从而防止对它们的破坏。根据外部输入的信号LIN，通过输入电路40、信号处理电路41、输出电路42对输出MOS晶体管37进行控制。图5中输出MOS晶体管37导通期间，对电容器39供给从低电压侧电源VCC只降低二极管38的VF0.7V的电压。输出MOS晶体管36导通期间，VS端子大致上升到HV电压，高电压电源VB为“VS+VCC-0.7”V。输出MOS晶体管36、37的导通期间，高电压电源VB因电容器39的容量值产生变化。因此就以控制电路的电源电压变化的状态使电路动作，当该电源电压上重叠浪涌电压时，就存在控制电路破坏的危险性。进而也会产生破坏输出MOS晶体管36、37的危险性。因此也要求对电源电压上重叠的浪涌电压的保护动作功能。如要使该保护动作功能稳定地发挥作用，稳定的基准电压源是必要的。图5中采用由MOS晶体管22与电阻21的串联电路构成的简单的基准电压电路20，基准电压Vref取决于MOS晶体管22的阈值电压Vt。MOS晶体管22的阈值电压Vt的大小，或因MOS晶体管的制造离散性而异，或具有固有的温度特性。因此存在的问题是，这成为每个半导体装置保护电路7的检测灵敏度不同、或检测灵敏度随环境温度而变化的原因，而产生难以保证半导体装置的电路动作的问题。因此，即使增加电路构成的MOS晶体管数，设计温度特性稳定且偏差小的线性电路(基准电压电路)，因为做进半导体装置内的MOS晶体管之间的电气特性的相对离散性大，也不能使偏差小到用双极晶体管构成的线性电路的程度。而且一般说，用双极晶体管构成的半导体装置的情况，由于双极晶体管的相对离散性小、容易构成精度好、绝对值偏差小的基准电压电路20。然而，在将维持驱动器102集成于半导体装置内那样的前提下进行考虑时，作为用于维持驱动器102的双极晶体管，要求400V以上的高耐压特性，有必要使用高耐压用的双极晶体管。高耐压双极晶体管有必要将护圈形成于形成晶体管的岛区域内，产生单体的形状比通常的双极晶体管的问题。对于这一点说明如下。图6(a)示出形成于半导体基板内的高耐压浮置块19的平面构成。图6(b)示出NPN双极晶体管的平面图。这里图6(a)与图6(b)的放大倍数相同。如图6(b)所示，为使NPN双极晶体管作为单体元件起作用，以分离扩散区域23对NPN双极晶体管的最外环进行电气分离。保持NPN双极晶体管的晶体管作用的主要部分是晶体管活性区域24，位于晶体管岛区域的中央。在晶体管活性区域24中形成未图示的集电极扩散层、基极扩散层、发射极扩散层以及连接它们的电极。而且，NPN双极晶体管的元件耐压，通过在晶体管活性区域24与分离扩散区域之间形成护圈25a、25b、25C，从而确保高的耐压特性。为进一步确保高的耐压，必须进一步增加护圈数，在晶体管活性区域24的周围形成护圈用的宽大的面积是必要的。高耐压浮置块19，如图6(a)所示由N型半导体产生的岛区域构成，其中央部分集成MOS晶体管、电阻、电容等半导体元件，将这些元件组形成于元件形成区域26内(1200μ×400μm大小)，为包围该元件形成区域26，有约100μm宽的护圈区域，在最外环形成分离扩散区域27。因此，高耐压浮置块19形成1400μm×600μm左右的大小。该高耐压浮置块19也在元件形成区域26与分离扩散区域27之间设有护圈28a、28b、28c，包括本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备　　　　施加从低电位变化到高电位的电源电压的高电位侧电源端子（ＶＢ），　　　　以分离扩散区域包围并岛状地构成在半导体基板上形成的半导体层，用所述高电位侧电源端子（ＶＢ）的电压作为该岛的偏置电位的浮置块（１９），　　　　源极连接于低电位侧电源端子（ＶＳ），将基准电压输出于所述高电位侧电源端子（ＶＢ）与漏极之间的ＭＯＳ晶体管（１３），　　　　集电极与基极一起连接到所述高电位侧电源端子（ＶＢ）的第１和第２双极晶体管（１０、１２），　　　　连接于所述第１双极晶体管（１０）的发射极与所述ＭＯＳ晶体管（１３）的漏极之间的第１电阻（９），　　　　串联连接于所述第２双极晶体管（１２）的发射极与所述ＭＯＳ晶体管（１３）的漏极之间的第２、第３电阻（１１、１４），以及　　　　比较所述第２、第３电阻（１１、１４）的中间连接点与所述第１双极晶体管（１０）的发射极电位，控制所述ＭＯＳ晶体管（１３）的导通的差动放大器（８），　　　　将所述第１、第２双极晶体管（１０、１２）的晶体管活性区域、所述ＭＯＳ晶体管（１３）以及所述第１～第３电阻（９、１１、１４）形成于所述浮置块（１９）内。

【技术特征摘要】
JP 2004-2-4 2004-027419;JP 2005-1-6 2005-0010381.一种半导体装置，其特征在于，具备施加从低电位变化到高电位的电源电压的高电位侧电源端子(VB)，以分离扩散区域包围并岛状地构成在半导体基板上形成的半导体层，用所述高电位侧电源端子(VB)的电压作为该岛的偏置电位的浮置块(19)，源极连接于低电位侧电源端子(VS)，将基准电压输出于所述高电位侧电源端子(VB)与漏极之间的MOS晶体管(13)，集电极与基极一起连接到所述高电位侧电源端子(VB)的第1和第2双极晶体管(10、12)，连接于所述第1双极晶体管(10)的发射极与所述MOS晶体管(13)的漏极之间的第1电阻(9)，串联连接于所述第2双极晶体管(12)的发射极与所述MOS晶体管(13)的漏极之间的第2、第3电阻(11、14)，以及比较所述第2、第3电阻(11、14)的中间连接点与所述第1双极晶体管(10)的发射极电位，控制所述MOS晶体管(13)的导通的差动放大器(8)，将所述第1、第2双极晶体管(10、12)的晶体管活性区域、所述MOS晶体管(13)以及所述第1～第3电阻(9、11、1...

【专利技术属性】
技术研发人员：稻生正志，松永弘树，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]