数据集成电路及其驱动方法技术

本发明专利技术中的数据集成电路由如下结构组成：即，接收并保存数据脉冲值的保存媒体（７０１）暂时保存从上述保存媒体（７０１）中输出的数据脉冲值的锁存器（６０２）；在供应电源的同时，对将要供应给每个地址电极线上的适当地址电压进行依次充电处理，并根据锁存器（６０２）中的数据脉冲值，分别将每个充电电压供应给相应地址电极线上的电压调节器（６０３）。

【技术实现步骤摘要】

本专利技术是有关等离子显示器的驱动装置及其驱动方法的技术，尤其是关于等离子显示器所采用的数据集成电路的结构及其驱动方法的技术。
技术介绍
等离子显示器(Plasma Display Panel)通过He+Xe、Ne+Xe或He+Ne+Xe等非活性混合气体放电时所生成的147紫外线，使荧光体发光，并以此显示文字或图表等图像。这种等离子显示器可简单制成薄膜化和大型化产品，并借助于最近开发出的相关技术，可提供得以显著提高的画质。此外，3电极交流表面放电型等离子显示器放电时，可在其表面上积蓄壁电荷，并能从放电时发生的反应溅射中保护电极，故可进行低电压驱动以及能够保障产品的使用寿命图1是常规式交流表面放电型等离子显示器的示意图。如图1所示，在3电极交流表面放电型等离子显示器的放电单元中包括设在上部基板10上的扫描电极12Y和维持电极12Z、设在下部基板18上的地址电极20X。在扫描电极12Y和维持电极12Z并排形成的上部基板10上，将积蓄上部介电质层14和保护膜16。上部介电质层14上，将积蓄等离子放电时所发生的壁电荷。保护膜16可防止上部介电质层14受等离子放电时发生的反应溅射的损伤，并能提高二次电子的放射效率，一般在保护膜16中采用氧化镁(MgO)。在设有地址电极20X的下部基板18上，还设有下部介电质层22和隔断墙24。在下部介电质层22和隔断墙24的表面上，形成荧光体层26。在此，地址电极20X与扫描电极12Y和维持电极12Z交叉形成。隔断墙24与地址电极20X并排形成，并能防止放电时生成的紫外线和可视光泄漏至与之相邻的放电单元中。荧光体层26通过等离子放电时发生的紫外线而被激活，并生成赤、绿、青之一颜色的可视光线。在设于上/下部基板10、18和隔断墙24之间的放电单元的放电空间内，将注入放电所需的非活性混合气体。如图2所示，放电单元还可以矩阵形式配置。图2中的放电单元11被设在扫描电极线Y1～Ym、维持电极线Z1～Zm和地址电极线X1～Xn交叉处。扫描电极线Y1～Ym将依次驱动，而维持电极线Z1～Zm则将统一驱动。上述地址电极线X1～Xn可分为奇数线和偶数线完成驱动。图3是等离子显示器和数据集成电路之间的数据流线图。现有的等离子显示器由将输入图像数据(空间排列的数据)转换成子域映射数据的模块(信号处理模块)和将子域映射数据排列成时间性数据的模块(数据排列模块)组成。在扫描期间，数据集成电路将接收和输出时间性排列的数据。图4是常规式数据集成电路的驱动方法示意图。如图4所示，在选址期间，将向扫描电极Y供应扫描脉冲SP，同时还向地址电极X供应数据脉冲DP，以发生地址放电现象。通常为输出脉冲所需的逻辑电平(logic level)的控制数据，接收于等离子显示器的主控制器。上述控制数据通过数据集成电路的移位寄存器601向外输入，移位寄存器601的输入端子通常为6个。此外，一个数据集成电路中，设有96个输出端子。因此，为使6个输入成为96个输出，每个扫描线上需要设置16个时节。此外，上述驱动过程应在发生选址放电的期间内始终进行。在此，16个时节应是不受放电特性影响的情况下，为了有效控制而需始终确保的时间。图5是常规式数据集成电路的内部结构模块图。如图5所示，常规式等离子显示器所采用的数据集成电路由是移位寄存器601、锁存器602和电压调节器603组成。在上述实施例中，在16个时节期间接收6个输入数据，并将上述6个输入分别保存在移位寄存器中，然后同时以96个输出数据向外输出。因此，选址所需的扫描时间应大于(16/fsysclk)。(fsysclksystem frequency)但随着相关技术的迅速发展，扫描时间正逐渐减少，故确保这一时间的课题越来越难。
技术实现思路
本专利技术旨在提供一个设有可一次性地保存并读取和使用子域驱动所需框架数据的存储器元件的数据集成电路。本专利技术另一个目的在于，将一个框架期间所需的子域数据，一次性地保存到数据集成电路的存储器中，并在必要时，随时提取并使用，以确保进行稳定的驱动过程。为了实现上述目的，本专利技术中的数据集成电路由如下结构组成；即，接收并保存数据脉冲值的保存媒体701；暂时保存从上述保存媒体701中输出的数据脉冲值的锁存器602；在供应电源的同时，对将要供应给每个地址电极线上的适当地址电压进行依次充电处理，并根据锁存器602中的数据脉冲值，分别将每个充电电压供应给相应地址电极线上的电压调节器603。在本专利技术中，保存媒体701的地址个数应与等离子显示器的水平线个数相同或相当于等离子显示器的水平线个数一半。在本专利技术中，保存媒体701的一个地址上，应设有相当于一次性地输出数据脉冲的比特(bit)数的保存空间。为了实现另一上述目的，在本专利技术的数据集成电路驱动方法中，选址步骤发生的数据脉冲，在完成一个框架之前，将保存相当于一个框架的所有数值，并提取上述保存信号，以使数据脉冲放电。本专利技术中的数据值，除了选址步骤之外，将在其它区间内被部分性地予以保存，并应在完成一个框架之前，保存相当于框架的所有数据脉冲值。本专利技术中的数据值，只在固定的特定区间内被部分性地予以保存，并应在完成一个框架之前，保存相当于框架的所有数据脉冲值。本专利技术中的数据值，应在每个框架开始之前，保存相当于每个框架的所有数据脉冲值。如上所示，本专利技术通过在数据集成电路上设置保存媒体701，可分散常规式等离子显示器控制的框架存储器功能。此外，还可在与选址放电分离的时间内，对必要的数据进行装载处理，故能确保稳定的驱动和操作。通过本专利技术，还可根据所采用的方式，减少数据集成电路的输入端子。综上所述，利用本专利技术生产的产品可提高附加值和商品性能及产品质量，并能确保产品的诚信度。附图说明图1是常规式3电极交流表面放电型等离子显示器的放电单元结构示意图，图2是图1中的等离子显示器的电极配置图，图3是显示板和数据集成电路的数据流线模块图，图4是常规式数据集成电路的驱动方法示意图，图5是常规式数据集成电路的内部结构模块图，图6是本专利技术实施例中的数据集成电路的内部结构模块图，图7是本专利技术实施例中的数据集成电路的驱动方法示意图。具体实施方式下面将参照附图，对本专利技术的正确实施例进行详细说明。图6是本专利技术实施例中的数据集成电路结构模块图。在本专利技术实施例中的数据集成电路中，将包括保存媒体701、锁存器602、电压调节器。上述实施例是对已保存数据脉冲值后移动的状态说明。如图6所示，一个数据集成电路在地址电极放电之前，保存每条垂直线上的一个框架的数据脉冲。为了完成上述过程，需要设置保存数据脉冲所需的元件，因此在数据集成电路的内部设有适当的保存媒体701。但由于一个框架内的数据脉冲值非常大，故应利用子域内的选址步骤之外的区间，保存数据脉冲值。上述保存媒体701可采用符合本专利技术目的的多种元件，但使用已被公认的闪烁存储器或RAM等保存媒体是最明智的选择。有关上述保存方法，我们将在后面参照附图7予以详细说明。上述保存媒体701的保存空间可根据等离子显示器的屏幕大小，进行多种变更。假设等离子显示器的视频模式为640×480，并以双重扫描方式予以驱动，采用16个子域，一个数据集成电路负责96条垂直线。保存媒体701可拥有地址，该地址的个数可根据等离子显示器的垂直线大小予以更改本文档来自技高网...

【技术保护点】
数据集成电路，包括：接收并保存数据脉冲值的保存媒体（７０１）；暂时保存从上述保存媒体（７０１）中输出的数据脉冲值的锁存器（６０２）；在供应电源的同时，对将要供应给每个地址电极线上的适当地址电压进行依次充电处理，并根据 锁存器（６０２）中的数据脉冲值，分别将每个充电电压供应给相应地址电极线上的电压调节器（６０３）。

【技术特征摘要】
1.数据集成电路，包括接收并保存数据脉冲值的保存媒体(701)；暂时保存从上述保存媒体(701)中输出的数据脉冲值的锁存器(602)；在供应电源的同时，对将要供应给每个地址电极线上的适当地址电压进行依次充电处理，并根据锁存器(602)中的数据脉冲值，分别将每个充电电压供应给相应地址电极线上的电压调节器(603)。2.如权利要求1所述的数据集成电路，其特征在于，保存媒体(701)的地址个数应与等离子显示器的水平线个数相同。3.如权利要求1所述的数据集成电路，其特征在于，保存媒体(701)的地址个数应是等离子显示器的水平线个数的一半。4.如权利要求1或2或3所述的数据集成电路，其特征在于，在保存媒体(701)的一个地址上，应设有相当于可一次性地输出数据脉冲的比特数的保存空间。5.等离子显示器的驱动方法，包括全面记录和放电所有单元，以生成壁电荷的复位步骤；在全面记录和放电的所有单元中，仅对特定单元进行地址放电，使特定单...

【专利技术属性】
技术研发人员：崔正泌，朴成姬，
申请(专利权)人：南京LG同创彩色显示系统有限责任公司，
类型：发明
国别省市：84[中国|南京]