半导体封装装置及其制造方法制造方法及图纸

本公开涉及半导体封装装置及其制造方法。半导体封装装置包括：基板，所述基板具有第一通孔；以及重布线层，下表面接触所述基板，所述重布线层具有第二通孔，所述第一通孔的孔径由所述基板向所述重布线层的方向逐渐缩小，所述第二通孔的孔径由所述重布线层向所述基板的方向逐渐缩小。方向逐渐缩小。方向逐渐缩小。

【技术实现步骤摘要】
半导体封装装置及其制造方法


[0001]本公开涉及半导体封装
，具体涉及半导体封装装置及其制造方法。

技术介绍

[0002]由于现有基板的曝光机台能力、光阻解析能力、蚀刻能力等其他制程能力的限制，现行量产基板线宽/线距(L/S，Line/Space)约为8/10微米(um)，较难再往更细线路迈进。为打样所生产的少量样品可实现L/S为7/9um，但因良率较低而难以量产。
[0003]为实现更细的线路，一种方案采用扇出RDL(Redistribution Layer，重布线层)来实现细线路部分。为实现此种方案，传统FOSUB(Fan
‑
Out Substrate，扇出型基板)主要将重布线层通过粘合层贴附于基板上来实现细线路部分，通过在重布线层表面朝向基板方向进行激光打孔以形成通孔，通孔需穿过粘合层，进而实现重布线层和基板之间的电连接。但是，在形成通孔的制程中，由于激光打孔中激光能量差异将导致通孔的AR比(aspect ration，宽高比)1：3左右，即，最终通孔在达到基板附近时将孔径较小，这将导致在该孔径较小部分电镀时发生电性异常问题。
[0004]例如，图1示意性示出了传统FOSUB的结构。图1所示的结构中AR比约为1：3(20um：60um)，容易造成通孔的细孔部分电镀异常而导致电性问题。

技术实现思路

[0005]本公开提出了半导体封装装置及其制造方法。
[0006]第一方面，本公开提供了一种半导体封装装置，其包括：基板，所述基板具有第一通孔；以及重布线层，下表面接触所述基板，所述重布线层具有第二通孔，所述第一通孔的孔径由所述基板向所述重布线层的方向逐渐缩小，所述第二通孔的孔径由所述重布线层向所述基板的方向逐渐缩小。
[0007]在一些可选的实施方式中，所述重布线层的侧表面接触所述基板。
[0008]在一些可选的实施方式中，所述半导体封装装置还包括：阻焊层，设置于所述重布线层的上表面。
[0009]在一些可选的实施方式中，所述半导体封装装置还包括：裸片，设置于所述重布线层的上表面。
[0010]在一些可选的实施方式中，所述基板包括第一介电层，所述第一介电层包括玻璃纤维。
[0011]在一些可选的实施方式中，所述重布线层包括第二介电层，所述第二介电层与所述第一介电层的材料不同。
[0012]在一些可选的实施方式中，所述半导体封装装置还包括：至少两个连接通孔，设置于所述重布线层和所述基板之间，且分别电性连接所述重布线层和所述基板，各所述连接通孔的孔径相同或不同。
[0013]第二方面，本公开提供了一种制造半导体封装装置的方法，其包括：提供重布线层
结构和核心载板，所述重布线层结构包括载板和设置于所述载板上的重布线层，所述重布线层具有第二通孔，所述第二通孔的孔径由所述重布线层向所述载板的方向逐渐缩小，所述核心载板的表面设置有离型膜；将所述重布线层结构取放到所述核心载板的表面，其中，所述重布线层朝向所述核心载板；去除所述重布线层结构中的所述载板；在所述重布线层上制作基板；以及将所述重布线层和所述基板从所述核心载板剥离。
[0014]在一些可选的实施方式中，所述在所述重布线层上制作基板包括：
[0015]在所述重布线层上层压第一介电层；在所述第一介电层外表面朝向所述重布线层方向钻孔以形成第一通孔，其中，所述第一通孔的孔径由所述第一介电层向所述重布线层的方向逐渐缩小；以及在所述第一通孔内形成导电结构。
[0016]在一些可选的实施方式中，所述制造半导体封装装置的方法还包括：在所述重布线层远离所述基板的面上设置阻焊层。
[0017]在一些可选的实施方式中，所述制造半导体封装装置的方法还包括：提供裸片；以及将所述裸片键合到所述重布线层远离所述基板的表面。
[0018]在一些可选的实施方式中，所述第一介电层包括玻璃纤维。
[0019]在一些可选的实施方式中，所述重布线层包括第二介电层，所述第二介电层与所述第一介电层的材料不同。
[0020]为了解决基板的线宽/线距能力受到限制以及基板与重布线层之间的连接通孔的电镀异常等问题，本公开提供的半导体封装装置及其制造方法，利用扇出制程将高良率细线路重布线层(L/S可达2/2um)与基板异质整合，将良品重布线层取放到贴有离型膜的核心载板，后续再在重布线层基础上以埋线基板制程形成基板，使得基板与重布线层压合并电连接，最后将核心载板去除并使得内埋的重布线层处于产品外层。这样，可以在缩小产品线宽/线距的同时提高产能。经实践证明，可以将线宽/线距L/S缩小至2/2um。而且，相对于现有技术中采用了粘合层而言，由于没有粘合层，降低了产品厚度。另外，由于重布线层与基板直接接触，因此与传统FOSUB相比，重布线层与基板之间的连接通孔的AR比相对较大，由此还解决了连接通孔的电镀异常问题。
附图说明
[0021]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0022]图1示意性示出了传统FOSUB的结构；
[0023]图2A、2B和2C分别是根据本公开的半导体封装装置2a、2b和2c的一个实施例的纵向截面结构示意图；
[0024]图3是图2A所示的半导体封装装置2a中重布线层22中虚线矩形框对应的第二通孔221的局部放大示意图；
[0025]图4A、4B、4C、4D、4E、4F和4G是根据本公开的半导体封装装置1a在各个制造阶段的纵向截面结构示意图。
[0026]附图标记：
[0027]21
‑
基板；211
‑
第一通孔；212
‑
第一介电层；22
‑
重布线层；221
‑
第二通孔；222
‑
第二介电层；23
‑
阻焊层；24
‑
连接通孔；25
‑
裸片；26
‑
焊球；27
‑
底部填充胶；28
‑
焊垫；41
‑
重布线
层结构；42
‑
核心载板；411
‑
载板；43
‑
离型膜。
具体实施方式
[0028]下面结合附图和实施例来说明本专利技术的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本专利技术所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外，为了便于描述，附图中仅示出了与有关专利技术相关的部分。
[0029]需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装装置，包括：基板，所述基板具有第一通孔；以及重布线层，下表面接触所述基板，所述重布线层具有第二通孔，所述第一通孔的孔径由所述基板向所述重布线层的方向逐渐缩小，所述第二通孔的孔径由所述重布线层向所述基板的方向逐渐缩小。2.根据权利要求1所述的半导体封装装置，其中，所述重布线层的侧表面接触所述基板。3.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括：阻焊层，设置于所述重布线层的上表面。4.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括：裸片，设置于所述重布线层的上表面。5.根据权利要求1所述的半导体封装装置，其中，所述基板包括第一介电层，所述第一介电层包括玻璃纤维。6.根据权利要求5所述的半导体封装装置，其中，所述重布线层包括第二介电层，所述第二介电层与所述第一介电层的材料不同。7.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括：至少两个连接通孔，设置于所述重布线层和所述基板之间，且分别电性连接所述重布线层和所述基板，各所述连接通孔的孔径相同或不同。8.一种制造半导体封装装置的方法，包括：提供重布线层结构和核心载板，所述重...

【专利技术属性】
技术研发人员：黃文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：