具有扩大栅极垫的半导体封装及其制造方法技术

本发明专利技术公开了一种半导体封装制造方法，包括提供一个晶圆、采用一个种子层、形成一个光致抗蚀剂层、电镀一个铜层、去除光致抗蚀剂层、去除种子层、施加研磨工艺、形成金属化和施加分离工艺等步骤。本发明专利技术还公开了一种半导体封装，包括一个硅层、一个铝层、一个钝化层、一个聚酰亚胺层、一个铜层和一个金属化。在一个示例中，栅极夹片的接触区域的面积小于栅极铜表面的面积，栅极夹片的接触面积大于栅极铝表面。在另一示例中，栅极引脚的接触区域的面积大于栅极铜表面的面积，栅极引脚的接触区域的面积大于栅极铝表面。面积大于栅极铝表面。面积大于栅极铝表面。

【技术实现步骤摘要】
具有扩大栅极垫的半导体封装及其制造方法


[0001]本专利技术主要涉及一种半导体封装及其制造方法。更确切地说，本专利技术涉及一种具有扩大栅极垫的半导体封装及其制造方法。

技术介绍

[0002]随着半导体制造技术的进步，功率半导体芯片在不影响其功率处理能力的前提下，不断缩小芯片尺寸。随着功率半导体芯片的尺寸不断缩小，其栅极垫的尺寸也相应减小。对于需要较小物理尺寸的应用，例如移动应用来说，功率半导体芯片被封装成3.3mm
×
3.3mm，或者甚至更小的封装尺寸。夹片接合技术为功率半导体器件提供了更高的电流处理和更低的电阻的优点，但是与引线接合技术相比，其在工艺中产生了更大的面积。为了充分利用芯片尺寸，需要使源极焊盘的尺寸最大化，并使栅极焊盘的尺寸最小化。人们提出了一种混合接合工艺，即源极焊盘的夹片接合和栅极焊盘的引线接合。然而，这种混合接合工艺增加了工艺的复杂性，提高了制造成本，并增加了污染。一般来说，0.3mm
×
0.3mm或更大的栅极垫适用于夹片接合。0.1mm x 0.1mm的较小栅极垫必须使用引线接合。在源极焊盘的夹片接合之后的栅极焊盘的引线接合通常有可靠性问题，包括引线没有粘在栅极焊盘上。在回流焊的过程中，用于源极垫的夹片接合中使用的焊膏溶剂会污染栅极垫。

技术实现思路

[0003]本专利技术的目的是提供一种制造多个半导体封装的方法。该方法包括提供一个晶圆、施加一个种子层、形成一个光致抗蚀剂层、涂覆一个电镀铜层、去除光致抗蚀剂层、去除种子层、施加研磨工艺、形成金属化和施加分离工艺等步骤。
[0004]本专利技术的另一个目的是提供一种半导体封装，包括一个半导体层、一个铝层、一个钝化层、一个聚酰亚胺层、一个铜层和金属化。在一个示例中，栅极夹片的接触区域的面积小于栅极铜表面的面积。栅极夹片的接触区域的面积大于栅极铝表面。在另一示例中，栅极引脚的接触区域的面积大于栅极铜表面的面积。栅极引脚的接触区域的面积大于栅极铝表面。本专利技术简化了工艺流程，降低了制造成本，减少了污染。
[0005]为了达到上述目的，本专利技术提供一种用于制备多个功率半导体芯片的方法，该方法包括下列步骤：
[0006]制备一个晶圆，包括
[0007]多个功率半导体器件，其中多个功率半导体器件中的每个功率半导体器件都包括
[0008]一个第一金属层，位于晶圆的正面，使第一金属层形成第一源极金属垫和第一栅极金属垫的图案；以及
[0009]一个钝化层，覆盖第一源极金属垫和第一栅极金属垫，所述钝化层被图案化，以通过所述钝化层的一个或多个源极钝化开口部分露出所述第一源极金属垫的顶面，并且通过所述钝化层的栅极钝化开口部分露出所述第一栅极金属垫的顶面；
[0010]将种子层沉积到晶圆的正面上；
[0011]在种子层上方设置光致抗蚀剂层并形成图案；
[0012]在通过光致抗蚀剂层裸露出来的区域中，将第二金属层镀到晶圆的正面上；
[0013]去除光致抗蚀剂层；
[0014]移除未被第二金属层覆盖的种子层的剩余部分；
[0015]研磨晶圆的背面，形成薄晶圆；
[0016]在所述薄晶片的背面上形成金属化；以及
[0017]应用分离工艺，形成所述的多个功率半导体芯片。
[0018]可选的，电镀所述第二金属层的步骤，形成由所述光致抗蚀剂分隔的第二栅极金属垫和第二源极金属垫；其中，所述第二栅极金属垫覆盖所述第一栅极金属垫；其中，所述第二源极金属垫覆盖所述第一源极金属垫；并且其中，所述第二栅极金属垫的顶表面的区域大于钝化层的栅极钝化开口。
[0019]可选的，所述晶圆还具有覆盖所述钝化层的聚酰亚胺层；其中形成所述聚酰亚胺层的图案，通过所述钝化层的一个或多个源钝化开口部分，使所述第一源极金属垫的顶面部分裸露出来，并且通过所述钝化层的栅极钝化开口，使所述第一栅极金属垫的顶面部分裸露出来。
[0020]可选的，第二栅极金属垫填充第一栅极金属垫上方的栅极钝化开口；并且其中第二栅极金属垫进一步延伸到钝化层的顶面和聚酰亚胺层的顶面之上。
[0021]可选的，第一金属层包括一个铝层，电镀第二金属层的步骤包括一个电镀铜层的子步骤。
[0022]可选的，多个功率半导体器件中的每个功率半导体器件还包括一个金属
‑
氧化物半导体场效应晶体管；并且
[0023]其中在电镀铜层的子步骤中的第二栅极金属垫，通过第一栅极金属垫电连接到金属
‑
氧化物半导体场效应晶体管的一个栅极接触区上。
[0024]本专利技术还提供一个功率半导体芯片，包括：
[0025]一个半导体衬底，包括一个功率半导体器件；
[0026]一个第一金属层，覆盖半导体衬底，第一金属层形成图案，包括隔开的较大区域的第一源极金属垫和较小区域的第一栅极金属垫，第一源极金属垫电连接到功率半导体器件的一个源极接触区上，第一栅极金属垫电连接到功率半导体器件的一个栅极接触区上；
[0027]一个钝化层，覆盖第一金属层，钝化层形成图案，通过钝化层的一个或多个源极钝化开口，使第一源极金属垫的顶面部分裸露出来，并且通过钝化层的一个栅极钝化开口，使第一栅极金属垫的顶面部分裸露出来，其中一个或多个源极钝化开口中的每个开口都至少是栅极钝化开口面积的十倍；以及
[0028]一个第二金属层，覆盖钝化层和第一金属层，第二金属层包括一个第二源极金属垫和一个第二栅极金属垫，被第二源极金属垫隔开，第二源极金属垫填充钝化层的一个或多个源极钝化开口，并且电连接到第一源极金属垫，第二栅极金属垫填充钝化层的栅极钝化开口，并且电连接到第一栅极金属垫；
[0029]其中第二栅极金属垫的顶面区域大于钝化层的栅极钝化开口。
[0030]可选的，所述功率半导体芯片还包括覆盖钝化层的一个聚酰亚胺层，所述聚酰亚胺层形成图案，通过所述钝化层的一个或多个源极钝化开口，使所述第一源极金属垫的顶
面部分裸露出来，并且通过所述钝化层的栅极钝化开口，使所述第一栅极金属垫的顶面部分裸露出来。
[0031]可选的，第一金属层包括一个铝层。
[0032]可选的，第二金属层包括一个铜层。
[0033]可选的，钝化层的栅极钝化开口小于0.3mm
×
0.3mm，其中第二栅极金属垫的顶面面积大于0.3mm
×
0.3mm。
[0034]可选的，半导体器件包括一个金属
‑
氧化物半导体场效应晶体管，并且其中第二栅极金属垫通过第一栅极金属垫电连接到金属
‑
氧化物半导体场效应晶体管的栅极接触区。
[0035]本专利技术还提供一种半导体封装，包括：
[0036]一个引线框，
[0037]一个半导体芯片，位于引线框上，该半导体芯片包括：
[0038]一个半导体衬底，包括一个功率半导体器件；
[0039]一个铝层，覆盖半导体衬底的正面，铝层形成图案，包括隔开的较本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于制备多个功率半导体芯片的方法，其特征在于，该方法包括下列步骤：制备一个晶圆，包括多个功率半导体器件，其中多个功率半导体器件中的每个功率半导体器件都包括一个第一金属层，位于晶圆的正面，使第一金属层形成第一源极金属垫和第一栅极金属垫的图案；以及一个钝化层，覆盖第一源极金属垫和第一栅极金属垫，所述钝化层被图案化，以通过所述钝化层的一个或多个源极钝化开口部分露出所述第一源极金属垫的顶面，并且通过所述钝化层的栅极钝化开口部分露出所述第一栅极金属垫的顶面；将种子层沉积到晶圆的正面上；在种子层上方设置光致抗蚀剂层并形成图案；在通过光致抗蚀剂层裸露出来的区域中，将第二金属层镀到晶圆的正面上；去除光致抗蚀剂层；移除未被第二金属层覆盖的种子层的剩余部分；研磨晶圆的背面，形成薄晶圆；在所述薄晶片的背面上形成金属化；以及应用分离工艺，形成所述的多个功率半导体芯片。2.如权利要求1所述的用于制备多个功率半导体芯片的方法，其特征在于，电镀所述第二金属层的步骤，形成由所述光致抗蚀剂分隔的第二栅极金属垫和第二源极金属垫；其中，所述第二栅极金属垫覆盖所述第一栅极金属垫；其中，所述第二源极金属垫覆盖所述第一源极金属垫；并且其中，所述第二栅极金属垫的顶表面的区域大于钝化层的栅极钝化开口。3.如权利要求2所述的用于制备多个功率半导体芯片的方法，其特征在于，所述晶圆还具有覆盖所述钝化层的聚酰亚胺层；其中形成所述聚酰亚胺层的图案，通过所述钝化层的一个或多个源钝化开口部分，使所述第一源极金属垫的顶面部分裸露出来，并且通过所述钝化层的栅极钝化开口，使所述第一栅极金属垫的顶面部分裸露出来。4.如权利要求3所述的用于制备多个功率半导体芯片的方法，其特征在于，第二栅极金属垫填充第一栅极金属垫上方的栅极钝化开口；并且其中第二栅极金属垫进一步延伸到钝化层的顶面和聚酰亚胺层的顶面之上。5.如权利要求4所述的用于制备多个功率半导体芯片的方法，其特征在于，第一金属层包括一个铝层，电镀第二金属层的步骤包括一个电镀铜层的子步骤。6.如权利要求5所述的用于制备多个功率半导体芯片的方法，其特征在于，多个功率半导体器件中的每个功率半导体器件还包括一个金属
‑
氧化物半导体场效应晶体管；并且其中在电镀铜层的子步骤中的第二栅极金属垫，通过第一栅极金属垫电连接到金属
‑
氧化物半导体场效应晶体管的一个栅极接触区上。7.一个功率半导体芯片，其特征在于，包括：一个半导体衬底，包括一个功率半导体器件；一个第一金属层，覆盖半导体衬底，第一金属层形成图案，包括隔开的较大区域的第一源极金属垫和较小区域的第一栅极金属垫，第一源极金属垫电连接到功率半导体器件的一个源极接触区上，第一栅极金属垫电连接到功率半导体器件的一个栅极接触区上；一个钝化层，覆盖第一金属层，钝化层形成图案，通过钝化层的一个或多个源极钝化开
口，使第一源极金属垫的顶面部分裸露出来，并且通过钝化层的一个栅极钝化开口，使第一栅极金属垫的顶面部分裸露出来，其中一个或多个源极钝化开口中的每个开口都至少是栅极钝化开口面积的十倍；以及一个第二金属层，覆盖钝化层和第一金属层，第二金属层包括一个第二源极金属垫和一个第二栅极金属垫，被第二源极金属垫隔开，第二源极金属垫填充钝化层的一个或多个源极钝化开口，并且电连接到第一源极金属垫，第二栅极金属垫填充钝化层的栅极钝化开口，并且电连接到第一栅极金属垫；其中第二栅极金属垫的顶面区域大于钝化层的栅极钝化开口。8.如权利要求7所述的功率半导体芯片，其特征在于，还包括覆盖钝化层的一个聚酰亚胺层，所述聚酰亚胺层形成图...

【专利技术属性】
技术研发人员：薛彦迅，何约瑟，王隆庆，张晓天，牛志强，
申请(专利权)人：万国半导体国际有限合伙公司，
类型：发明
国别省市：