像素阵列基板和缺陷预防方法技术

提供了一种像素阵列基板、包括该像素阵列基板的图像传感器以及一种用于防止沉积在包括像素阵列的半导体基板上的薄膜中的缺陷的方法。像素阵列基板包括半导体基板和钝化层。所述半导体基板包括被外围区域包围的像素阵列。所述半导体基板的背表面在所述外围区域中形成延伸到所述半导体基板中的多个第一外围沟槽。所述钝化层在所述背表面上并且衬于所述多个第一外围沟槽中的每个第一外围沟槽。多个第一外围沟槽中的每个第一外围沟槽。多个第一外围沟槽中的每个第一外围沟槽。

【技术实现步骤摘要】
像素阵列基板和缺陷预防方法


[0001]本专利技术涉及一种像素阵列基板、包括该像素阵列基板的图像传感器以及一种用于防止沉积在包括像素阵列的半导体基板上的薄膜中的缺陷的方法。

技术介绍

[0002]在诸如独立数码相机、移动设备、汽车组件和医疗设备之类的商业产品中，相机模块包括图像传感器。图像传感器包括像素阵列以及，在围绕像素阵列的外围区域中，包括模拟设备。图像传感器包括半导体基板和基板背表面上的钝化层。钝化层由于材料引起的应力而易于产生气泡缺陷，特别是在大表面区域周围。气泡缺陷常常成为钝化层的破裂区域或剥离区域，这增加了外围模拟设备中的噪声，并因此降级了由图像传感器捕获的图像的质量。

技术实现思路

[0003]这里公开的实施例通过在外围区域中包括沟槽来防止气泡缺陷。本专利技术提供了一种像素阵列基板、包括该像素阵列基板的图像传感器以及一种用于防止沉积在包括像素阵列的半导体基板上的薄膜中的缺陷的方法。
[0004]在第一方面，像素阵列基板包括半导体基板和钝化层。半导体基板包括被外围区域包围的像素阵列。半导体基板的背表面在外围区域中形成延伸到半导体基板中的多个第一外围沟槽。钝化层在背表面上，并且衬于多个第一外围沟槽中的每个第一外围沟槽。
[0005]在实施例中，像素阵列基板还包括多个列间沟槽，每个列间沟槽位于所述像素阵列的相应的一对相邻像素列之间，相邻的列间沟槽之间的第一距离等于相邻的第一外围沟槽之间的距离。
[0006]在实施例中，所述多个第一外围沟槽中的每个第一外围沟槽是所述多个列间沟槽中的相应列间沟槽的延伸。
[0007]在实施例中，所述多个第一外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域超过0.2微米的深度。
[0008]在实施例中，所述多个第一外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域的比所述半导体基板的厚度小0.5微米和2.0微米之间的深度。
[0009]在实施例中，所述钝化层的厚度在40埃和500埃之间。
[0010]在实施例中，所述钝化层由高κ材料形成。
[0011]在实施例中，所述多个第一外围沟槽中的每个第一外围沟槽具有在0.15微米和0.25微米之间的宽度。
[0012]在实施例中，所述多个第一外围沟槽中的每个第一外围沟槽填充有绝缘材料。
[0013]在实施例中，所述背表面还在所述外围区域中形成延伸到所述半导体基板中的多个第二外围沟槽，所述多个第二外围沟槽中的每个第二外围沟槽垂直于所述多个第一外围沟槽中的每个第一外围沟槽，所述钝化层衬于所述多个第二外围沟槽中的每个第二外围沟
槽。
[0014]在实施例中，像素阵列基板还包括多个行间沟槽，每个行间沟槽位于所述像素阵列的相应的一对相邻像素行之间，相邻的行间沟槽之间的第二距离等于相邻的第二外围沟槽之间的距离。
[0015]在实施例中，所述多个第二外围沟槽中的每个第二外围沟槽是所述多个行间沟槽中的相应行间沟槽的延伸。
[0016]在实施例中，所述多个第二外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域的比所述半导体基板的厚度小0.5微米和2.0微米之间的深度。
[0017]在第二方面，提供了一种图像传感器。图像传感器包括根据第一方面的像素阵列基板；以及由多个微透镜形成的微透镜阵列，每个微透镜与所述像素阵列的相应光电二极管区域对准。
[0018]第三方面是一种用于防止沉积在包括像素阵列的半导体基板上的薄膜中的缺陷的方法。该方法包括在半导体基板的外围区域上形成多个沟槽以产生带沟槽的表面。外围区域包围像素阵列。带沟槽的表面(i)包括多个沟槽区域，每个沟槽区域形成多个沟槽中的相应沟槽，以及(ii)在每对相邻的沟槽之间，包括多个沟槽间表面中的相应沟槽间表面。该方法还包括在表面上沉积薄膜，使得薄膜覆盖每个沟槽间表面并保形地覆盖每个沟槽区域。
[0019]在实施例中，形成所述多个沟槽包括光刻蚀刻所述外围区域的表面，所述表面是所述半导体基板的背表面的一部分。
[0020]在实施例中，所述方法还包括：对所述薄膜进行退火；并且用氧化物材料和金属中的至少一种填充所述多个沟槽中的每个沟槽。
[0021]在实施例中，在所述形成步骤中，所述多个沟槽中的每个沟槽垂直于所述多个沟槽中的至少一个其他沟槽并与之相交，所述多个沟槽形成网格。
[0022]在实施例中，所述半导体基板包括被所述外围区域包围的中心区域，并且在所述形成步骤中，所述多个沟槽包括多个中心区域沟槽，所述多个中心区域沟槽各自横穿所述外围区域和所述中心区域，并且位于(i)所述像素阵列的一对相邻像素行之间或(ii)所述像素阵列的一对相邻像素列之间。
[0023]在实施例中，每个沟槽间表面是在所述多个沟槽中的两个相邻沟槽之间的所述半导体基板的背表面的相应平面区域。
附图说明
[0024]图1描绘了对场景进行成像的相机。
[0025]图2是实施例中的像素阵列基板的横截面示意图，并且图3是其平面图，该像素阵列基板是图1的相机的像素阵列基板的示例。
[0026]图4是在实施例中包括图2和3的像素阵列基板的图像传感器的横截面示意图。
[0027]图5是图示实施例中用于防止沉积在基板上的薄膜中的缺陷的方法的流程图。
具体实施方式
[0028]在整个说明书中对“一个示例”或“一个实施例”的引用是指结合该示例描述的特
定特征、结构或特点包括在本专利技术的至少一个示例中。因此，在整个说明书中各处出现的短语“在一个示例中”或“在一个实施例中”不一定都是指同一个示例。此外，在一个或多个示例中，可以以任何合适的方式组合特定的特征、结构或特点。
[0029]为了便于描述，在本文中可以使用空间相对术语，诸如“在...下方”、“在...之下”、“下”、“在...下面”、“在...上方”、“上”等，以描述一个元件或特征与另一个(多个)元件或特征的关系，如图所示。将理解的是，除了附图中描绘的朝向之外，空间相对术语还意图涵盖设备在使用或操作中的不同朝向。例如，如果附图中的设备被翻转，那么被描述为在其他元件或特征“下方”或“之下”或“下面”的元件将被定向为在其他元件或特征“上方”。因此，术语“在...之下”和“在...下面”可以涵盖上方和下方两个朝向。可以以其他方式将设备定向(旋转九十度或以其他朝向)，并相应地解释本文中使用的空间相对描述语。此外，还将理解的是，当一层被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
[0030]术语半导体基板可以是指使用诸如硅、硅
‑
锗、锗、砷化镓及其组合之类的半导体形成的基板。术语半导体基板也可以指由一种或多种半导体形成的基板，该基板经历了在基板中形成区域和/或结的先前工艺步骤。半导体基板还可以包括各种特征，诸如掺杂和未掺杂的半导体、硅的外延层以及在基板上形成的其他半导体结构。
[0031]在整个说明书中，使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列基板，包括：半导体基板，其包括被外围区域包围的像素阵列；所述半导体基板的背表面，在所述外围区域中形成延伸到所述半导体基板中的多个第一外围沟槽；以及钝化层，在所述背表面上并且衬于所述多个第一外围沟槽中的每个第一外围沟槽。2.如权利要求1所述的像素阵列基板，还包括：多个列间沟槽，每个列间沟槽位于所述像素阵列的相应的一对相邻像素列之间，相邻的列间沟槽之间的第一距离等于相邻的第一外围沟槽之间的距离。3.如权利要求2所述的像素阵列基板，其中所述多个第一外围沟槽中的每个第一外围沟槽是所述多个列间沟槽中的相应列间沟槽的延伸。4.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域超过0.2微米的深度。5.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个沟槽具有相对于包围所述沟槽的所述背表面的平面区域的比所述半导体基板的厚度小0.5微米和2.0微米之间的深度。6.如权利要求1至3中任一项所述的像素阵列基板，其中所述钝化层的厚度在40埃和500埃之间。7.如权利要求1至3中任一项所述的像素阵列基板，其中所述钝化层由高κ材料形成。8.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个第一外围沟槽具有在0.15微米和0.25微米之间的宽度。9.如权利要求1至3中任一项所述的像素阵列基板，其中所述多个第一外围沟槽中的每个第一外围沟槽填充有绝缘材料。10.如权利要求1至3中任一项所述的像素阵列基板，其中所述背表面还在所述外围区域中形成延伸到所述半导体基板中的多个第二外围沟槽，所述多个第二外围沟槽中的每个第二外围沟槽垂直于所述多个第一外围沟槽中的每个第一外围沟槽，所述钝化层衬于所述多个第二外围沟槽中的每个第二外围沟槽。11.如权利要求10所述的像素阵列基板，还包括：多个行间沟槽，每个行间沟槽位于所述像素阵列的相应的一对相邻像素行之间，相邻的行间沟槽之间的第二距离等于相邻的第二外围沟槽之间的距离。12...

【专利技术属性】
技术研发人员：王勤，陈刚，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：