像素阵列基板中的电隔离及相关方法技术

本发明专利技术涉及一种像素阵列基板，包括具有像素阵列、后表面和前表面的半导体基板，以及保护环，保护环由掺杂的半导体形成，包围像素阵列，并从前表面延伸到半导体基板中，所述后表面形成沟槽，所述沟槽延伸到半导体基板中并且与保护环重叠。本发明专利技术还涉及一种用于减少进入像素阵列中的泄漏电流的方法，包括：对半导体基板进行掺杂以形成保护环，保护环从前表面延伸到半导体基板中，包围像素阵列，排除外围区域，并且阻挡电流的流动，以及将沟槽形成到所述半导体基板的后表面中，所述沟槽穿入所述后表面并且与所述保护环重叠，所述保护环和所述沟槽被配置为阻挡在所述像素阵列与所述外围区域之间的电流的流动。区域之间的电流的流动。区域之间的电流的流动。

【技术实现步骤摘要】
像素阵列基板中的电隔离及相关方法


[0001]本专利技术涉及半导体领域，尤其涉及使用组合的沟槽和保护环实现电隔离的像素阵列基板及相关方法。

技术介绍

[0002]在诸如独立数字照相机、移动设备、汽车部件和医疗设备之类的商业产品中的照相机模块包括图像传感器。图像传感器包括像素阵列基板，像素阵列基板包括像素阵列和围绕像素阵列的外围区域。图像传感器在外围区域中还包括用于连接图像传感器或控制像素阵列的附加模拟设备。在实践中，漏电电流在半导体基板的各区域之间流动，并且引起不利影响，诸如降低图像质量的噪声以及图像传感器的功能下降。
[0003]半导体基板，如在像素阵列基板中使用的半导体基板，能够传导电流。在使用图像传感器期间，在像素阵列和外围区域之间流动的电流会导致噪声，从而降低图像传感器的图像质量或分辨率。保护环用于减少跨像素阵列基板的泄漏电流的流动。通过对像素阵列基板的区域进行掺杂来形成保护环。在常规的背照式(Back
‑
Side Illuminated，BSI)光电探测器中，保护环通常是从像素阵列基板的前侧形成的。对于具有小像素的图像传感器，像素是从前侧形成的，并且通常相对较深。实现像素的满阱容量(Full Well Capacity)需要半导体基板内的高掺杂浓度。在这样的深光电探测器中，由于在形成保护环时延伸到半导体基板中足够深是有难度的，因此难以在像素阵列基板的各区域之间，诸如在像素之间或者在像素阵列与外围区域之间，保持良好的电隔离。在外围区域内的两个或多个区域之间的电隔离也可能是一个问题。外围区域中的模拟设备，诸如电容器，需要半导体基板的两个区域来维持它们之间的电压差。如果两个区域未充分电隔离，则很难保持电压差。

技术实现思路

[0004]这里公开的实施例通过将保护环与形成在像素阵列基板的后侧上的深沟槽隔离相结合来帮助增强电隔离。深沟槽隔离用于防止在保护环未到达的基板内的深度处的跨像素阵列基板的电流的流动。深沟槽隔离的使用不是从前面将保护环更深地延伸到基板中，这需要昂贵的光刻工艺，而是通过从基板上去除材料并用电隔离代替该材料来防止泄漏电流。这种使用保护环和深沟槽隔离的组合隔离可用于防止电流i)在像素阵列与外围区域之间的流动，以及ii)在外围区域的两个区域之间的流动，特别是在作为模拟设备的一部分的两个具有不同供电电压的区域之间的流动。
[0005]在实施例中，一种像素阵列基板包括半导体基板，包括像素阵列、后表面以及与后表面相对的前表面；保护环，由掺杂的半导体形成，包围像素阵列，并从前表面延伸到半导体基板中，其中所述后表面形成沟槽，沟槽延伸到半导体基板中并且与保护环重叠。
[0006]在实施例中，一种用于减少进入像素阵列基板的像素阵列中的泄漏电流的方法包括：对半导体基板进行掺杂以形成保护环，所述保护环从前表面延伸到半导体基板中，包围像素阵列，排除外围区域，并且阻挡电流的流动；以及将沟槽形成到半导体基板的后表面
中，所述沟槽穿入后表面并且与保护环重叠，后表面与前表面相对，保护环与沟槽被配置为阻挡在像素阵列与外围区域之间的电流的流动。
[0007]在实施例中，一种用于减少跨像素阵列基板的泄漏电流的方法，包括：对半导体基板进行掺杂以形成保护环，所述保护环从前表面延伸到半导体基板中，包围半导体基板的第一区域，排除半导体基板的第二区域，并且当第一区域被供给第一电压且第二区域被供给第二电压时，阻挡电流的流动；以及将沟槽形成到半导体基板的后表面中，所述沟槽穿入后表面并且与保护环重叠，后表面与所述前表面相对，所述保护环和所述沟槽被配置为阻挡在第一区域与第二区域之间的电流的流动。
附图说明
[0008]图1描绘对场景进行成像的照相机。
[0009]图2示出根据实施例的具有电隔离的像素阵列基板的截面侧视图，电隔离包括保护环和沟槽以减少跨半导体基板的泄漏电流。
[0010]图3示出根据实施例的图2的像素阵列基板的截面顶视图。
[0011]图4示出了根据实施例的像素阵列基板，其半导体基板的后表面涂覆有沿沟槽形成的高κ钝化层。
[0012]图5示出了根据实施例的一个像素阵列基板，其半导体基板的后表面涂覆有沿沟槽形成的高κ钝化层，并且氧化物填充沟槽。
[0013]图6示出根据实施例的用于减少像素阵列基板的像素阵列与外围区域之间的泄漏电流的一种方法。
[0014]图7示出了根据实施例的由图6的方法得到的一个像素阵列基板和各中间基板。
[0015]图8示出了根据实施例的由图6的方法得到的一个像素阵列基板和各中间基板。
[0016]图9示出了根据实施例的用于减少像素阵列基板的第一区域与第二区域之间的泄漏电流的一种方法。
[0017]图10示出了根据实施例的由图9的方法得到的一个像素阵列基板和各中间基板。
[0018]图11示出了根据实施例的由图9的方法得到的一个像素阵列基板和各中间基板。
具体实施方式
[0019]图1描绘对场景进行成像的照相机101。照相机101包括图像传感器190，图像传感器190包括像素阵列基板100。像素阵列基板100的构成元素可以包括硅和锗中的至少一种。像素阵列基板100包括像素阵列192。图像传感器190可以是芯片级封装或板上芯片封装的一部分。
[0020]图2和图3示出具有像素阵列基板200的图像传感器290的各个横截面图，图像传感器290和像素阵列基板200分别是图像传感器190和像素阵列基板100的示例。图2和图3最好一起查看。在图2中示出的横截面的位置等效于图1中的截面线A
‑
A。图2中示出的横截面平行于由正交轴298X和298Z形成的平面，此后称为x
‑
z平面，正交轴298X和298Z均正交于轴298Y。图3中所示的横截面平行于由正交轴298X和298Y形成的平面，此后称为x
‑
y平面，并且平行于x
‑
y平面的平面称为水平平面。除非另有说明，否则此处的物体的高度是指物体沿轴298Z的范围。在此，对轴x、y或z的引用分别是指轴298X、298Y和298Z。另外，此处的宽度是指
物体沿y轴的范围，垂直是指沿z轴的方向。而且，在本文中，上方是指沿正方向沿着轴298Z相距一段距离的相对位置，而下方是指沿负方向沿着轴298Z相距一段距离的相对位置。
[0021]根据实施例，像素阵列基板200包括电隔离，电隔离包括保护环220、第二保护环224、第三保护环228、沟槽230和第二沟槽234，以阻挡跨像素阵列基板200的泄漏电流(240(1)和242(2))的流动。图像传感器290还包括像素阵列292和光学层294。像素阵列基板200包括前表面206、后表面208以及在水平平面中围绕像素阵列292的外围区域204。前表面206与后表面208相对，并且两者被基板厚度210隔开。像素阵列基板200形成在半导体基板202中，半导体基板202可以包括硅、硅锗、锗、砷化镓及其组合。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列基板，包括：半导体基板，包括像素阵列、后表面以及与所述后表面相对的前表面；以及保护环，由掺杂的半导体形成，包围所述像素阵列，并从所述前表面延伸到所述半导体基板中，其中，所述后表面形成沟槽，所述沟槽延伸到所述半导体基板中并且与所述保护环重叠。2.根据权利要求1所述的像素阵列基板，其中所述沟槽延伸到所述半导体基板中达到沟槽深度，所述保护环延伸到所述半导体基板中达到环深度，所述沟槽深度加上所述环深度足够长到超过所述半导体基板的基板厚度。3.根据权利要求1所述的像素阵列基板，其中所述保护环由p型掺杂的半导体形成。4.根据权利要求1所述的像素阵列基板，进一步包括第二保护环，所述第二保护环由p型掺杂的半导体形成，包围所述保护环，并且从所述前表面延伸到所述半导体基板中。5.根据权利要求4所述的像素阵列基板，进一步包括第二沟槽，所述第二沟槽由所述后表面形成并且与所述第二保护环重叠。6.根据权利要求5所述的像素阵列基板，其中所述第二沟槽延伸到所述半导体基板中达到第二沟槽深度，所述第二保护环延伸到所述半导体基板中达到第二环深度，所述第二沟槽深度加上所述第二环深度足够长到跨越所述半导体基板的基板厚度。7.根据权利要求6所述的像素阵列，进一步包括第三保护环，所述第三保护环包围所述保护环并且被所述第二保护环包围，所述第三保护环从所述前表面延伸到所述半导体基板中并且由n型掺杂的半导体材料形成。8.根据权利要求6所述的像素阵列基板，进一步包括在所述后表面上沿所述沟槽和所述第二沟槽形成的高κ钝化层。9.根据权利要求6所述的像素阵列基板，其中所述沟槽和所述第二沟槽填充有氧化物。10.一种用于减少进入像素阵列基板的像素阵列中的泄漏电流的方法，包括：对半导体基板进行掺杂以形成保护环，所述保护环从前表面延伸...

【专利技术属性】
技术研发人员：郑源伟，胡信中，陈刚，戴幸志，林赛，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：